時間：2023-04-08 11:47:09
序論：速發表網結合其深厚的文秘經驗，特別為您篩選了11篇數字電路論文范文。如果您需要更多原創資料，歡迎隨時與我們的客服老師聯系，希望您能從中汲取靈感和知識！
將EDA技術最新的科研成果融于課堂教學中，這也是數字電路教學革新最基本的思路，呈現課堂教學方式現代化，并構建非常先進的教學平臺以及現代化課堂教學環境。以現代化教學平臺為基礎，展開課堂教學內容以及方式的革新，構建能提升學生創新精神與能力良好培養的課堂。數字電路課程理論性教學內容是講關于集成度的，該標準邏輯器件是中小規模集成電路。因為標準邏輯器件所設計的傳統數字體系是使用自下向上的設計方式，總體所需的器件較多，并且其電路連接非常復雜，對應的可靠性也不高。用戶不能對相關器件功能進行修改，這也就促使修改體系設計難度提升。
（二）教學內容及方式的創新
近年來，電子技術以及計算機技術發展飛速，隨著EDA技術的出現及不斷應用，促使數字體系設計進入新的階段。實際上基于標準邏輯器件數字電路有著諸多缺陷，不過運用其展開相關教學也仍是有好處的，其能促使學生很好的了解掌握對應基本原理及知識，教學者也能夠很好的向學生講解其組合邏輯電路與時序邏輯電路的最原始電路，并合理的講述與其對應的分析及設計方式。想要幫該專業學生打下穩固的基礎，還要掌握該學科的最新研究成果及發展趨勢，并合理的結合科研成果進行課堂調整及教學內容優化，找尋可行性較高的實施方法以及教學方式。將各類分類元件及較小規模的集成電路內容進行合理精簡，重點講述中規模的對應集成電路和運用，將EAD技術學習列為重點，并將其軟件融入課堂教學過程中，進行現場仿真直接性概念演示、分析進程及驗證、設計結果，很好的激發學生的學習興趣并提升教學效果。全方位的引進多媒體教學，并將其與傳統方式合理有效的結合，呈現優勢互補的良好效果。
二、革新課堂教學理念并確立教學新目標
（一）課堂教學新理念
古往今來，我國的傳統教學模式就是以教師為中心，課堂教學大多是理論性教學，內容均是需要驗證的。教師可以在課堂上進行實驗，給學生一定的實驗步驟以及電路圖，學生們則是按部就班的驗證其對應結果，這樣根本激發不出學生的學習興趣以及積極性，致使其不能將所學的知識綜合運用，不能全方位的分析及解決問題。高等教育若是不能滿足學生的所有需求，就不能很好的發揮其自身創造力，這樣高等教育發展則會停滯。以教師為中心的教學模式不能長此已久，需要全方位的模式革新，務必要將學生轉移至模式中心，扼制被動式教學，呈現學生主動式學習的良好模式，構建以學生為中心教師為主導，并著重于學生實踐創新能力培養。這樣充分的發揮學生的積極性、創造性，提升高等教育的發展。
（二）課堂教學新目標
應不斷的強化基礎、拓展知識層面、持續提升學生自主學習以及創新能力、發展其個性，并對學生進行因材施教與分流培養，展開啟發式創新及各類實驗合理結合，軟硬件結合、課內外結合、拓展實驗性教學，不斷培養學生運用現代化的各類設計工具，持續提升學生管理較大規模復雜體系的能力。教育創新的核心力量是教師，務必要在整體教學過程中不斷培養學生創新意識、思維以及能力，并很好的激發學生能夠提出問題、分析問題以及解決問題，培養這類內在動機的良好形成，促使學生學習自主性及創造性的形成，并運用各類機會指導學生參與并實驗，持續培養學生發現問題、分析問題、處理問題的能力。
三、運用多樣教學方式
（一）啟發教學
問題是學生思維開啟的關鍵，教學者應該通過對應教學情景創設來很好的引導學生進行問題的發現、分析以及處理，在尋找答案的過程中不斷提升學生綜合能力。啟發式教學對新課程的引入最有效，也是應用最廣泛的。
（二）互動教學
互動教學有別于傳統的教學模式，該方式主要是突出師生之間的互動和學生創造力的良好培養。從學生進入高等教育之后，對應的教學模式以及課程安排是不同于中學時期的，尤其是數字電路基礎課程，其授課時間以及間隔時間較長。講課中教學者及學生互動不到位，學生則會因為課程時間較長從而出現怠學的心理，進而忽略了較為重要的相關知識點，長此已久學生就會因為學不會而出現厭學情況。所以教學者應注重課堂之上與學生的互動，要留有一定的時間讓學生進行相關思考、討論、分析以及總結，促使學生學習主動性的發揮。
（三）任務驅動法
數字電路基礎課程最關鍵的就是實踐，所以對于數字電路基礎課程教學來講任務驅動法是個很實用的方式，將各個重要的知識點巧妙的設計成不同類型的小任務，這樣學生就知道自己是帶著學習任務的，也知道自己要完成怎樣的學習目標。教學者在設置學習任務時要保證任何一個任務都是包含著新舊知識以及技能的，進而很好的將學生的學習積極性激發，并保持著這樣積極的學習熱情。
（四）類比教學
數字電路基礎課程會有比較抽象的知識概念，學生們要是沒有對應的理論知識基礎以及空間想象力，這就在一定程度上影響了學生的深入理解。所以教學者應運用適應的教學方式來輔助學生強化基礎性概念理解，這樣來講類比法則是非常有效的一種教學方式，其是將學生要學習的各個知識點及平常生活巧妙的聯系，學生則可以通過對比及比較發現相應概念的內在規律，進而很好的激發學生對學習的興趣。
計算機高速數字電路設計技術的發展是電子設計領域一次新的突破，對計算機電子技術的發展有著極大的作用。但是，在現階段計算機高速數字電路設計技術中卻存在一定的問題。例如，信號線間距離對計算機高速數字電路設計的影響，一般情況下，信號線間的距離會隨著印刷版電路密集度的增大而變化，越來越狹小，而在這個過程中，也會導致信號之間的電磁耦合增大，這樣就不會對其進行忽略處理，會引發信號間的串擾現象，而且隨著時間的推移會越來越嚴重。
1.2 阻抗不匹配的問題
阻抗是信號傳輸線上的關鍵因素，而在現階段計算機高速數字電路設計的過程中，卻存在信號傳輸位置上的阻抗不相匹配的現象，這樣極易引發反射噪聲，而反射噪聲將會對信號造成一定的破壞，使得信號的完整性受到極高速數字電路設計是電子技術行業發展的重要結晶，通過多個電子元件組成，更是將電子技術發揮的淋漓盡致，而且，計算機高速數字電路技術的應用也極為廣泛。但是，在實際的應用中，計算機高速數字電路設計技術卻受到一些因素的影響，例如，信號線間距離的影響、阻抗不匹配的問題、電源平面間電阻和電感的影響等，都會對計算機高速數字電路技術的運行效率產生影響，要提升計算機高速數字技術的應用效率，必須解決這些影響因素，對此，本文主要對計算機高速數字電路設計技術進行研究。摘要大的影響。
1.3 電源平面間電阻和電感的影響
計算機高速數字化電路設計技術是根據實際的情況，利用先進的電子技術設計而成，在諸多領域都得到廣泛的應用。現階段計算機高速數字電路設計中，由于電源平面間存在電阻和電感，使得大量電路輸出同時動作時，就會使整個電路產生較大的瞬態電流，這將會對極端級高速數字電路地線以及電源線上的電壓造成極大的影響，甚至會產生波動的現象。
2計算機高速數字電路技術的研究分析
2.1 合理設計，確保計算機高速數字電路信號的完整性
通過以上的分析得知，現階段計算機高速數字電路設計技術中，由于受到阻抗不匹配的影響，對電路信號的完整性也造成一定的影響，因此，要對計算機高速數字電路技術進行合理的設計，確保計算機高速數字電路信號的完整性。主要分為兩方面研究，一方面是對不同電路之間電路信號網的傳輸信號干擾情況進行研究，也就是以上所提到的反射和干擾的問題，而另一方面，要對不同信號在傳輸的過程中，對電路信號網產生的干擾情況進行分析。計算機高速數字電路在運行的過程中，會受到阻抗不相匹配的因素而影響到電路信號的傳輸效率，而且，現階段計算機高速數字電路運行的過程中，阻抗很難控制，經常會出現阻抗過大或過小的現象，都會對電路信號傳播的波形產生一定的干擾，從而對計算機高速電路傳輸信號的完整性產生直接的影響。為了避免這類情況的發生，要對計算機高速數字電路設計技術展開研究，從正常理論來看，高速數字電路設計難以使電路與臨街阻抗的狀態相互符合，可以對計算機高速數字電路設計技術進行改進，保持系統處于過阻抗狀態，這樣就能保證計算機高速數字電路設計不會受到阻抗不等的狀態而影響到計算機高速數字電路信息傳輸的完整性。
2.2 對高速數字電路電源進行合理設計
電源是計算機高速數字電路技術的重要組成元件，通過以上的分析得知，計算機高速數字電路設計中，由于受到電源平面間電阻和電感的影響，使得電源運行過程中會出現過電壓的故障，也就是電源的波形質量受到影響，嚴重影響到計算機高速數字電路運行的可靠性。從理論上來看，如果高速數字電路設計中，電源系統中不存在阻抗的話是電路設計最理想的狀態，這樣整個信號的回路也不會存在阻抗耗損的問題，系統中的各個點的點位就會保持恒定的狀態。但是，在實際中卻不會存在這種理想狀態，計算機高速數字電路系統運行的過程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對電源系統的影響，就必須對其采取降低的處理措施。從當今計算機高速數字電路系統電源材質的分析了解到，電路系統中大多數都是采用大面積銅質材料，如果結合電源系統要求來分析的話，這些材料遠遠達不到計算機高速數字電路電源的標準要求，這樣在系統正常運行的過程中勢必會受到一定的影響，對此，要將所有影響因素進行綜合性的考慮和研究，可以采用樓電容應用到電路中，這樣可以有效的避免或降低電源面電阻和電感對系統的影響，從而有效的提高計算機高速數字電路系統運行的可靠性。
再設計電路時，首先要明確電路需要的功能，制定詳細的任務書，確定需要的單元電路，星系擬定電路的性能指標，再通過計算電壓需要放大的倍數、電路中輸入輸出電阻的大小，繪制執行流程圖，通過設計，將電路所需的成本降到最低，提高每個單元電路、參數的精度，在提高設計電路的可靠性、穩定性的前提下，盡量簡化設計電路。
1.2參數計算
計算參數是設計電路必須要進行得步驟，通過計算，來保證電路中各個單元電路的功能指標需要達到的要求，計算參數需要電子技術的相關知識，單元電路的設計需要強大的理論知識的支撐，才能做到爐火純青。例如，在計算如下放大電路的時候，我們需要計算每個電阻的阻值、以及放大倍數，同一個電路，可能有很多數據，所以要正確的選擇數據，注意方法。
1.3繪制電路圖
電路設計時，需要將單元電路與整機電路相連，設計完整的具有一定功能的電路圖，在連接時，需要注意單元電路間連接的簡化，以及最重要的是，電路的電氣連接，是否能夠導通，實現預定功能。例如，設計單元電路間的級聯時，各單元電路設計完成時，還要考慮這些，意在減少浪費，還要注意輸入信號、輸出信號、控制信號間的關系，同時還要注意一些事項：首先，注意電路圖的可讀性。繪圖時，盡量將主電路圖繪制在一張圖紙上，其中較為獨立的部分單元電路、以及次要部分可以繪制在另一張圖上，但是一定要注意圖之間的電氣端口的連接，是否對應，各圖紙間的輸入輸出端口都要提前做好標記。其次，注意信號流向以圖形符號。信號的流向，一般從輸入端、信號源開始，從左至右、從上到下，按信號的流向依次連接單元電路。而且，圖中要加上適當的說明，如符號的標注、阻值等。最后，注意連接線畫法。電路圖中，各元件間的連接應為直線，且盡量減少交叉線，連接線的分布應為水平或者垂直，除非應對特殊情況，否則不要化斜線，如圖中不可避免的出現交叉，要將連接點用原點表示。
2幾種典型單元電路的設計方法
電子電路設計中，單元電路一定要設計合理，否則將會影響整個電路的聯通，所以，電氣工程師在設計電路時，應該更謹慎的致力于單元電路的設計。
2.1對于線性集成運放組成的穩壓電源的設計
穩壓電源的設計，一般先讓輸入電壓通過電壓變壓器，然后進行整流，然后經過濾波電路，成為穩壓電路。設計單元電路時，串聯反饋式穩壓電路可分為幾個部分，調整部分、取樣部分、比較放大電路、基準電壓電路等。這樣的設計能夠使單元電路具有保護過流、短路電流。
2.2單元電路之間的級聯設計
單元電路設計完成之后，還要考慮單元電路間的級聯問題。例如，電氣特性的相互匹配、信號耦合方式、時序配合、相互干擾等。其中信號耦合方式，還包括：直接耦合、間接耦合、阻容耦合、變壓器耦合、光耦合。時序配合的問題，相對比較復雜，需要對每個單元電路的信號進行詳細的分析，來確定電路時序。
2.3對于運算放大器電路的設計
運算放大電路在電路設計中十分常用，它能夠與反饋網絡連接，組成具有特定功能的電路模塊，是具有很高放大倍數的單元電路。運放電路的設計，可以通過元器件的組合，也可以通過具有相應功能的芯片構成，設計時對各種參數都要整體權衡，不能盲目的追求某個指標的先進。其中，要引起重視的是，應在消震引腳間接入適當的電容消振盡量避免兩級以上的放大級相連。
2配電線路自動化功能
配電線路自動化可以實現對饋電線路的進行快速的故障定位、故障隔離、非故障區域供電恢復，最大限度的降低了因電網運行故障引起的停電范圍，有效縮短了故障恢復時間。同時，配電線路自動化還實現了對10kV架空線環網配電網正常運行狀態的實時、動態監控。而實現10kV架空線環網配電線路自動化功能，需要具備如下幾點要求：⑴在分支線或用戶出門處設置用戶分界開關，達到自動切除故障的目的，從而縮小停電時間和停電面積；⑵越靠近電源側的開關，在跳閘后所引起的停電范圍便也越大，因此，應該盡量減少靠近電源側的開關動作次數；⑶饋線出線開關跳閘會影響整條饋線的全部供電區域，應該通過增設分段開關的措施，盡可能在出線開關跳閘之前隔離故障區域，以減少出線開關動作次數；⑷饋線開關控制器應該根據需求，合理、靈活地配置多種通信模塊，在開關動作后，控制器便可將預警信號上傳至后臺，從而縮短檢查人員對故障的查找時間；⑸饋線出線開關可依靠自動化開關自動切除永久性故障區域，提高變電站出線開關重合閘成功率。
3配電線路故障處理及恢復供電模式
10kV架空線環網配電線路中，因饋線問題引起的停電問題比較普遍，一旦發生故障，必須盡快處理，才能保證供電的安全性與可靠性。而配電線路自動化，便能夠在最短的時間內實現對故障的定位、隔離以及恢復供電。⑴利用故障指示器處理線路故障。于架空線配電線路上安裝故障指示器，發生故障時，工作人員便可通過故障指示器及時查找到故障區段，然后再利用開關設備，對故障區段進行人工隔離，恢復正常區段的供電。該處理方式雖然簡單、有效，但通過長期實踐也發現，利用故障指示器處理線路故障時，造成的停電時間較長、供電的恢復也比較慢。⑵利用智能開關處理線路故障。基于故障指標器處理線路故障時存在的限制，遵循自動化處理的理念，又研制開發出了智能化開關設備，例如智能化分段器、重合器等。將智能化開關設備安裝于10kV架空線環網配電線路上時，通過智能化設備之間的相互配合，便可在線路發生故障后進行就地自動隔離，進而及時恢復供電，見圖1所示：⑶利用遠程遙控處理線路故障。經過以上兩個階段的發展后，很多電力企業目前已加入了遙測、遙控、遙信的遠程通信管理方式，該方式是指開關設備與饋線終端單元（FTU）集成，使之成為一個集傳輸、采集、控制功能于一體的智能型裝置。將此裝置與計算機控制中心相連接，便可進行實時通信，以遠程遙控方式進行集中控制，當線路發生故障時，通過遠程監控，可以一次性完成對故障的定位、隔離、恢復供電，以此來規避短路時電流對配電線路及其設備的沖擊。
根據縣級供電企業的發展現狀，結合配電線路自動化運行的可行性、經濟性要求分析可見，利用故障指示器處理線路故障時，雖然具有簡單、有效等優點，但其所造成的停電時間較長、供電恢復比較慢，經濟性要求難以滿足，不建議選擇。利用智能開關處理線路故障在目前供電企業中的應用也比較廣泛，其能實現故障就地隔離、縮小停電范圍，也無需使用其他通信手段，只通過重合器的多次重合及保護動作時間的配合，便能對線路故障進行自動定位、隔離，進而恢復供電，完全達到了按照規定的程序或指令自動進行操作或控制的要求，實現了“快、穩、準”的自動化目的，此種方式比較合理、經濟的，可以推廣應用。而第三階段利用遠程遙控處理線路故障屬于智能化技術，其雖然比自動化技術更先進，但由于其要依靠通信才能運行，且裝置結構較復雜，存在有一定的局限性，因此，應該研究基于無線通信的遠程遙控裝置，才能保證遠程遙控的應用效果[2]。
4架空線路集中智能模式分析
4.1線路故障處理方式在10kV架空線環網配電線路自動化技術的應用下，對于線路故障的處理方式主要有集中控制方式與單元控制方式兩種，最為常用的是集中控制方式。集中控制方式是指現場的FTU（饋線終端裝置），將監測到的線路故障信息傳達給主站，主站再根據配電網的實時拓撲結構，利用相應的算法對故障進行定位，再將命令下達到FTU，使開關跳閘，以此來隔離故障[3]。
4.2迅速恢復供電的設計文章就通過實例分析，探討在架空線路集中智能模式下迅速恢復供電的設計：⑴可靠性預測模型。配電線路發生故障后，事件的模擬順序為：①故障。發生故障，開關跳開，隔離故障；②上游恢復供電。將故障的上游分段打開；③下游恢復供電。因上開關斷開，其他部分仍然失電，便可通過關合聯絡開關為下游恢復供電；④檢修。排除故障，將配電線路自動化系統恢復到故障前的狀態。⑵兩級恢復供電。如圖2所示，當故障發生后，饋線開關斷開，饋線上所有用戶被停電，若將上游第1個手動開關打開，A段和B段便能恢復供電，但要使A、B段同時恢復供電，便需要較長的時間?；谏鲜鲆蛩氐闹萍s，便可選擇兩級恢復供電方案：將上游第1個自動開關開斷，讓A段快速恢復供電，此時B段仍是停電狀態，等待手動開關斷開后，再合上自動開關，便可使B段恢復供電。這種方案中，A段恢復供電快速，B段恢復供電較慢，但兩段都實現了在故障排除前恢復供電，同樣的原理，在下游線路中也可使用兩級恢復供電方案。
Abstract：Thecorrectselectionandapplicationoftransmissionlineinsulatoraretheguaranteeforlinesoperationrelaibility.Forthis，thepracticaloperationsituationandthecharacterof500kVtransmissionlineinsulatorinJiangsupowernetworkareana_lysed，thesuggestionshowtoselectandusethelineinsulatorareproposed.
Keywords：powernetwork；high_voltagetransmissionline；insulator；typeselection
近幾年江蘇電網發展迅速，截至2001年底，全省投運的500kV線路3174km、500kV變電站11座。線路使用的絕緣子種類繁多，目前輸電線路使用的絕緣子按型式主要分為盤式絕緣子和長棒型絕緣子。下面介紹這2種絕緣子的特點。
1盤式絕緣子的特點
盤式絕緣子按材質可分為盤式瓷絕緣子和鋼化玻璃絕緣子。
1.1盤式瓷絕緣子
盤式瓷絕緣子是最早用在線路上的絕緣子，已有一百多年的歷史。它具有良好的絕緣性能、抗氣候變化的性能、耐熱性和組裝靈活等優點，被廣泛用于各種電壓等級的線路。盤式瓷絕緣子是屬于可擊穿型的，它是采用水泥將物理、化學性能各異的瓷件與金屬件膠裝而構成的，在長期經受電場、機械負荷和大自然的陽光、風、雨、雪、霧等的作用，會逐步劣化，對電網的安全運行帶來威脅。特別是含有劣化絕緣子的絕緣子串發生閃絡（由于雷擊或污閃等原因）時，可能會使劣化的絕緣子頭部瞬間發熱爆炸，造成導線落地的事故。華東電網在1996年底的大污閃事故中，500kV系統有11條線路因霧閃發生72次跳閘。其中，3條線路因零值絕緣子爆炸造成導線落地；2條線路多串絕緣子結構中有1串因零值絕緣子爆炸斷串。
2000年9月22日，江蘇省220kV溧陽變電站220kV旁母、正母瓷瓶發生因大量低值絕緣子的存在而導致的掉串事故。所以劣化絕緣子的檢測工作非常重要，前系統停電是較難的，即使線路停電，也無足夠的時間和人力進行全線絕緣子的檢測工作。因劣化絕緣子的安裝位置和分布區域的原因，向來是絕緣在線檢測的一個難點。目前常用短路叉法和火花間隙法檢測，這些方法易于檢測零值絕緣子，測試方法簡單，但準確性較低，對低值絕緣子，特別是1串中存在多片低值的情況下，則很難作出正確的判斷。瓷絕緣子的老化率隨其運行時間的延長而逐年上升。
1.2鋼化玻璃絕緣子
鋼化玻璃絕緣子具有較好的機電性能，其抗拉強度、耐電擊穿性能、耐振動疲勞、耐電弧燒傷和耐冷熱沖擊性能等都優于瓷絕緣子。且與瓷絕緣子不同，玻璃絕緣子具有零值自爆的絕緣自我淘汰能力，這樣就很容易被發現，無需對其進行絕緣測試。自爆率通常在前3年較高，這與瓷絕緣子相反。數十年的運行和試驗數據證明，鋼化玻璃絕緣子具有長期穩定的機電性能和較長的使用壽命。防污型玻璃絕緣子為取得較大的爬電距離，只有在傘裙下表面增加數個深棱來實現（由于工藝的原因，無法像瓷絕緣子通過雙傘或三傘增加爬距）。當用于粉塵污染較嚴重的地區，因這種鐘罩深棱的傘型自潔能力差、清掃不便，下表面結垢嚴重，造成耐污閃能力大大降低。從江蘇電網運行情況來看，鐘罩深棱型絕緣子（包括瓷的和玻璃的）不適合江蘇地區這種以粉塵污染為主、污染較重的地區使用，如果使用，應充分考慮其爬電距離的有效利用系數。1999-2002年，江蘇省500kV線路污閃跳閘中，只有7%（一次跳閘）是瓷雙傘絕緣子，其余都是玻璃絕緣子。這里針對的是懸垂串絕緣子，全省尚未發生過耐張串絕緣子的污閃跳閘。
2長棒型絕緣子的特點
長棒型絕緣子按材質可分為合成絕緣子和長棒瓷絕緣子。
2.1合成絕緣子
合成絕緣子具有質量小、強度高、耐污性能好、維護工作量小等諸多優點。硅橡膠合成絕緣子表面具有憎水性，且附著在傘裙表面的污染層也具有憎水性(即硅橡膠的憎水性遷移)，這大大提高了合成絕緣子的抗污能力。從國內的使用情況來看，歷次的大面積污閃事故中，合成絕緣子都表現出優異的抗污閃能力，在外絕緣水平偏低和污染較重的情況下，合成絕緣子是個較好的選擇對象。國外合成絕緣子的研制和掛網較早，使用范圍很廣泛，已取得成功的運行經驗。國內合成絕緣子生產廠家經過數代產品的改進，生產技術水平大大提高，主絕緣成型技術已達到國際先進水平。合成絕緣子端頭的連接型式是多種型式并存，但逐步趨向國際先進的探傷監控下的壓接式，其結構簡單、美觀，產品質量的人為分散性得到控制。合成絕緣子的長期機械可靠性主要依靠：芯棒的質量和截面尺寸、金屬端部附件特性以及附件與芯棒的連接質量。傘套為芯棒提供保護，并提供必要的爬電距離，要求它有長期的憎水性、較好的抗氣候變化的性能、較高的撕裂強度等，常采用一些試驗(如5000h加速老化試驗)，可檢驗傘套的長期性能。為改善端部電場分布，降低無線電干擾程度，提高電暈起始電壓等原因，500kV合成絕緣子兩端都裝有均壓環，但均壓環的存在降低了放電距離。
從合成絕緣子運行中發生的事故、故障情況來看，大部分是雷擊閃絡，這可通過增加干弧距離來解決。其次是不明原因的閃絡，不明原因的閃絡是指閃絡發生在系統無任何過電壓的情況下，且發生閃絡后的絕緣子送到試驗室檢驗時，各項試驗結果均合格。目前對不明原因的閃絡問題尚無統一的認識，有的認為是絕緣子由于污濕原因，其憎水性會暫時消失；也有的認為是鳥糞引起的。從事故后果的嚴重性來看，最嚴重的是合成絕緣子的脆斷問題，從20世紀70年代開始，有些合成絕緣子就發生了脆斷事故。這種現象是由環氧樹脂玻璃纖維芯棒的玻璃纖維受酸蝕引起的，一般在暴露于酸性環境中的玻璃纖維芯棒承受機械負載時發生的。華東電網在1998年發生了2例典型的500kV合成絕緣子脆斷事故。一起是1998年3月，上海500kV渡南5101線發現1支合成絕緣子折斷，該絕緣子是進口產品，運行時間僅4年多。該產品芯棒的硅橡膠護套厚度僅1.5mm（通常為3～5mm），引起折斷的原因是護套厚度太薄，在運行中出現破損，水分滲入至芯棒，最終導致芯棒酸蝕脆斷。另一起是1998年8月，浙江500kV蘭窯5404線1支國產合成絕緣子發生斷裂，原因是該絕緣子金具端頭連接密封結構為第一代型，密封層較薄，水氣沿著金具與護套間的縫隙滲入芯棒后，形成酸性環境，芯棒在此酸性環境和應力的作用下發生脆斷。制造廠和運行部門從多起脆斷事故的經驗教訓中，已認識到傘裙護套與金具之間可靠密封的重要性。
2.2長棒瓷絕緣子
一般情況下，長棒型瓷絕緣子串110kV為1節，220kV為2節，500kV為3節，每節都帶有均壓環和招弧角。絕緣體由氧化鋁高強度瓷制作。江蘇省1997年在500kV斗渡線無錫段率先采用了德國CERAM公司的瓷棒絕緣子，98串用在直線塔兩邊相。運行一段時間后，測量所得鹽密較低。鹽密的測量結果見表1。
表1鹽密測量結果
絕緣子投運時間測量時間測量部位鹽密
型式（mg/cm2）
瓷棒1997年12月1998年11月A相上串第2個傘0.0081
A相上串第8個傘0.0098
A相上串第16個傘0.0124
1999年11月C相下串第2個傘0.0061
C相下串第8個傘0.0065
C相下串第16個傘0.0069
2000年3月A相下串第2個傘0.0105
A相下串第8個傘0.0105
A相下串第16個傘0.0184
500kV瓷棒絕緣子由3節組成，每節之間均有均壓環和招弧角，與同樣棒型的合成絕緣子相比，在相同的結構高度下，空氣間隙縮短。如某合成絕緣子供貨商提供的產品結構長度4450mm、干弧距離4135mm、負極性50%雷電沖擊閃絡電壓為2540kV；而某瓷棒絕緣子廠商提品的連接長度4452mm、干弧距離4030mm、負極性50%雷電沖擊閃絡電壓為1950kV。因此，要達到一般合成絕緣子所要求的雷電沖擊耐受電壓和操作沖擊耐受電壓，則瓷棒絕緣子的結構高度將大于合成絕緣子的，這就要求桿塔尺寸應選大一點，對于多雷區線路，作為懸垂串使用時，存在一定的局限性。
使用長棒瓷絕緣子時，需在運輸和安裝過程別小心。瓷件大而笨，在運輸和安裝時，有碰撞和損壞的危險。另外，如果制造過程中內部產生細微的缺陷，在運行中，熱-機械應力的長期作用會降低絕緣子的機械強度，且巡線時對長棒瓷絕緣子串的觀察和檢測還不能發現故障絕緣子，這樣會導致瓷件意外折斷和導線落地。
3對江蘇電網輸電線路絕緣子選型的建議
(1)懸垂串絕緣子應選用防污型盤式瓷絕緣子或長棒型絕緣子。我國盤懸式瓷絕緣子的生產廠家多、產量大，但不同廠家的產品質量差異很大。輸電線路的絕緣子選型時，應對不同廠家生產的瓷絕緣子的運行情況進行詳細調查了解，選用高品質的瓷絕緣子。同時，對運行中的瓷絕緣子應加強檢測，及時更換劣化絕緣子，確保電網安全運行。除耐張串可選用普通型的外，傘型的應選用雙傘或三傘，而鐘罩深棱型絕緣子不宜使用。
(2)瓷棒絕緣子的機械強度直接與瓷件有關，由于運輸、安裝過程中造成的損壞，或運行中外界偶然的撞擊，或制造過程中形成的內部缺陷（要求產品有嚴格的質量檢查、優良的制造工藝），可能會在運行中意外折斷，所以瓷棒絕緣子應選擇質量好的產品，并加強檢驗工作，小心運輸、安裝。
(3)鋼化玻璃絕緣子具有零值自爆的優點，可節省大量的運行維護費用。由于鐘罩深棱型絕緣子的固有缺陷以及江蘇省的運行經驗證明，這種型式的絕緣子不適合以粉塵污染為主、污染較重的地區使用，如果使用，應充分考慮其爬電距離的有效利用系數。普通型的玻璃絕緣子可在耐張串使用。
(4)合成絕緣子具有維護工作量小、質量小、耐污性能好等優點，這是瓷、鋼化玻璃絕緣子不可相比的。目前在我國大氣污染嚴重、輸電線路外絕緣水平普遍偏低、塔頭尺寸也限制了調爬的選擇性的情況下，合成絕緣子應是污染嚴重地區的選擇對象。但是，合成絕緣子運行時間短，運行經驗尚嫌不足。對500kV合成絕緣子應慎重選擇制造廠家及技術參數，積極研究考核其各項性能、壽命的技術指標及試驗方法，對在線運行的合成絕緣子應加強監測。
(5)絕緣子爬電比距的配置應符合本地區審定后最新版污區圖的要求，并應參照JB/T5895-91《污穢條件下絕緣子的使用導則》的要求，充分考慮其爬電距離的有效性和運行經驗，絕緣子的污閃放電特性與結構造型及自然積污量有關。爬電距離有效利用系數應反映放電發展時爬電距離長度利用的有效性，又能反映絕緣子在運行條件下的積污性能。因此，在相同條件下和在相同的積污時間內，爬電距離有效利用系數應由被試絕緣子與基準絕緣子的污閃電壓梯度相比較來確定，在絕緣子選型時應充分考慮。
參考文獻：
線路絕緣子性能的優劣直接影響到輸電線路，非凡是超高壓(EHV)輸電線路運行的可靠性和經濟性。因此，如何評價EHV輸電絕緣子的可靠性，已成為電力部門和絕緣子制造部門尤為關注的新問題。
在架空輸電線路上現在使用的有三種材料絕緣子——瓷絕緣子、玻璃絕緣子和有機復合絕緣子。我國目前的生產目前狀況是以生產和使用瓷絕緣子為主，玻璃絕緣子國內生產能力只占國內絕緣子總需求量的20%；我國復合絕緣子的研制起步較晚，由于近年來國內外在此技術上的進展較快，生產和使用量已呈上升態勢。
1對絕緣子可靠性評價的五項準則
運行的可靠性是決定絕緣子生命力的關鍵。最好的評價應是大量絕緣子在輸電線路上長期運行的統計結果和可靠性試驗所反映出來的性能水平。因此，評價絕緣子應遵循下述準則摘要：
(1)壽命周期
產品在標準規定的使用條件下，能夠保持其性能不低于出廠標準的最低使用年限為“壽命周期”。此項指標不僅反映絕緣子的平安使用期，也能反映輸電線路投資的經濟性。我國曾先后多次對運行5～30年的玻璃和瓷絕緣子進行機電性能跟蹤對比試驗。結果表明摘要:玻璃絕緣子的使用壽命取決于金屬附件，瓷絕緣子的使用壽命取決于絕緣件［1］。玻璃絕緣子的壽命周期可達40年，而瓷絕緣子除全面采用國外先進制造技術后有可能較大幅度地延長其壽命周期外，其平均壽命周期僅為15～25年；復合絕緣子經歷了“三代”的發展，但從迄今世界范圍內的試驗及運行結果分析來看，其平均壽命周期只有7年［2］。
(2)失效率
運行中年失效絕緣子件數和運行絕緣子總件數之比稱為年失效率。對于國產玻璃絕緣子,其壽命周期內平均失效率為(1～4)×10－4/a［1］，對于國產瓷絕緣子的失效率，除個別合資企業產品將有可能降低外，比玻璃絕緣子約高1～2個數量級；對于復合絕緣子，由于壽命周期不能猜測、復合材料配方和制造工藝還不能完全定型，其失效率很難猜測。
(3)失效檢出率
絕緣子失效后能否檢測出來的檢出率對線路平安運行的影響是比失效率本身更為重要的因素。檢出率取決于絕緣子失效的表現形式和失效的原因。玻璃絕緣子失效的表現形式是“自動破碎”和“零值自破”［1］。“自破”不是老化，而是玻璃絕緣子失效的唯一表現形式，所以只需憑借目測就可方便地檢測出失效的絕緣子，其失效檢出率可達百分之百；瓷絕緣子失效的表現形式為頭部隱蔽“零值”或“低值”，復合絕緣子失效的主要表現形式為傘裙蝕損以及隱蔽的復合“界面擊穿”。此外，瓷和復合絕緣子失效的原因是材料的老化，而老化程度是時間的函數。老化是隱蔽的，因此給檢測帶來極大的困難，造成檢出率極低；對于復合絕緣子，實際上根本無法檢測。
(4)事故率
年掉線次數和運行絕緣子件數之比稱為年事故率。絕緣子掉串是架空輸電線路最為嚴重的事故之一。對于EHV輸電，若造成大面積、長時間停電，后果則不堪設想。
國產玻璃絕緣子30年來的運行經驗證實摘要:在220～500kV的輸電線路上，從來沒有因為玻璃絕緣子失效而發生過掉線事故［1］，而國產瓷絕緣子掉線事故率則高達2×10－5。前蘇聯的探究指出，即使失效率相同，瓷絕緣子較玻璃絕緣子的事故率也至少高一個數量級［3］。由于復合絕緣子為長棒式，掉線事故一般很少發生，但導致內絕緣擊穿、芯棒斷裂和強度下降的因素始終存在，一旦失效，事故概率會高于由多個元件組成的絕緣子串。
(5)可靠性試驗
為對絕緣子進行可靠性評價，國內外曾對玻璃絕緣子和瓷絕緣子作過各種方式的加速壽命試驗和強制老化試驗。如摘要:陡波試驗、熱機試驗、耐電弧強度試驗、1500萬次低頻(18.5Hz)和200萬次高頻(185～200Hz)振動疲憊試驗及內水壓試驗，都從不同角度得出結論摘要:和玻璃絕緣子相反，絕大多數瓷絕緣子都不能通過這些試驗［1］。對于復合絕緣子，可靠性試驗則還是一個有待于繼續探索的課題。
2影響絕緣子可靠性的三大因素
(1)材料是基礎
玻璃和瓷均屬鋁硅酸鹽，瓷是三相(結晶相、玻璃相和氣相)共存的不均質體，而玻璃是液態和玻璃態互為可逆的均質體。“均質性”是影響絕緣材料介電強度的重要因素。脆性材料的機械強度和熱穩定性，不完全取決于材料力學性質，而極大程度上取決于材料內部的缺陷和表面狀態。這就是鋼化玻璃較之退火玻璃和瓷，上釉的瓷較不上釉的瓷強度高得多的原因。此外，玻璃的“熱鋼化”技術，賦予玻璃表層一個高達100～250MPa的永久預應力。這就是“鋼化玻璃”強度鋼鐵化，熱穩定性高，較瓷不易老化和壽命長的道理。對于復合絕緣子的難點是解決有機材料在戶外條件下的老化、芯棒的脆斷和蠕變?？梢?，鋼化玻璃既較瓷有高得多的機械、絕緣強度，又較有機材料具有優良的抗老化性能，為絕緣子的可靠運行奠定了良好的基礎。
(2)產品結構和耐污性能是關鍵
玻璃絕緣子采用圓柱頭結構，承力組件受力均勻。較之國內傳統瓷絕緣子數十年一貫制的圓錐頭結構，具有尺寸小、重量輕、強度高和電性能優良的特征。由于玻璃的線膨脹系數較瓷大得多，外型尺寸較復合絕緣材料小得多，且和金屬附件和水泥易連接，因而受力組件材質匹配良好。在各種氣候條件下，不會象瓷絕緣子和復合絕緣子那樣輕易產生危險應力而導致老化。且復合絕緣子很難解決復合界面的結構質量。
但復合絕緣子具有優良的耐污性能，而且通常無需清掃。這就極大地減少了線路維護費用。就此而論，復合絕緣子發展前景廣闊。玻璃的介電常數較大，因而單只玻璃絕緣子的干閃絡電壓比瓷絕緣子的低，但有較大的主電容來改善表面的電壓分布，使之和瓷絕緣子串的閃絡電壓相當。加之玻璃絕緣子泄漏比距大，表面產生的凝聚物少，反抗由污穢引起的熱應力的能力強，因而不易因閃絡而出現事故。華東電網十年來的污閃實踐一再證實，玻璃絕緣子的耐污性能優于瓷絕緣子。
(3)制造水平是保證
在國外，優質產品的生產均已形成相當經濟規模、且具有工藝先進的高自動化生產線。因而，整個西歐和前蘇聯，玻璃絕緣子的市場占有率高達90%以上；整個北美復合絕緣子使用量為世界之最，占本地絕緣子市場總量的25%～30%［2］；在日本，瓷絕緣子則一統天下。在我國，所幸的是國產玻璃絕緣子通過技術引進和自己開發，已具備了上述生產條件。對于瓷和復合絕緣子，除個別合資企業外，上述制造水平在我國尚未達到。可見，選用何種產品還取決于產品的制造水平和對產品性能及使用環境的全面了解。
3結束語
(1)絕緣子的壽命周期、失效率、失效檢出率、事故率和可靠性試驗，應成為綜合評價EHV絕緣子可靠性的五項準則。
(2)擴大使用國產玻璃絕緣子在當前有著較大優勢。作為玻璃絕緣子制造者應精益求精，有效降低絕緣子運行頭幾年的失效率。
(3)復合絕緣子有著較為廣闊的發展前景，應集中力量開發研制，以求在延緩材料老化和猜測壽命周期上取得突破。
(4)具有悠久生產歷史的國產瓷絕緣子，應加大技術改造力度，在材料配方、產品結構和制造水平上取得更大的進展。
參考文獻
1概述
在教學過程中，具備數字系統設計實踐工程能力，涉及相關數字系統課程體系教學與實踐，在各高校的電氣、電子信息類專業中，數字電路是一門專業基礎課程，隨著數字技術應用領域的不斷擴大，在后續專業課程中，顯而易見，隨著電子產品數字化部分比重增大，它在數字系統設計中基礎性地位越來越突出。
因此，培養適合現代電氣、電子、信息技術發展的卓越人才，創新數字電路的課程幾次理論與工程實踐教學迫在眉睫。
根據我校近幾年電氣、電子課堂教學的實踐情況，數字電路課程應該以面向應用的數字電路設計為核心，在熟練掌握基本電路教學內容的基礎上引入先進的數字系統設計方法的課程教學和實踐內容。
工程實踐過程中，逐步從自底向上的設計方法逐步轉變到自頂向下的設計方法中來，以教師科研應用來拓展，以全面培養優秀數字設計卓越技術人才[1]。
2探索構建數字電路教學中的多層次的創新實踐平臺
2.1多層次的數字電路創新實驗平臺構思。
面向卓越人才培養的數字電路課程創新實踐教學，可以分層次進行在各個教學階段逐步推進，包括：面向基礎的數字設計的基本原理與工程創新實驗教學模塊、面向應用的數字電路課程設計教學和結合科研項目的創新實踐平臺[2][6]。
多層次的數字電路創新實驗平臺架構如圖1所示。
2.2數字設計的基礎原理與實驗教學。
數字電路基礎原理和實驗教學是數字系統設計的課程體系的基礎入門階段，是培養數字邏輯代數與邏輯電路的重要過程，大類可分為時序邏輯電路和組合邏輯電路，其中時序邏輯電路主要包括：鎖存器、觸發器和計數器，組合邏輯電路包括，編譯碼器、多路復用器、比較器、加（減）法器、數值比較器和算術邏輯單元等。教學的目的是訓練學生掌握組合和時序邏輯電路堅實理論基礎，使學生掌握數字電路的基本概念、基本電路、基本分析方法和基本實驗技能，不但要注重基本數字電路與系統設計理論的理解，同時讓學生在學習中逐步了解面向應用和現代科技進步數字電路新的設計理念[2][3]。
2.3面向應用的數字電路課程設計實踐教學。
隨著電子設計自動化技術（EDA）和可編程器件（CPLD）的不斷發展和應用，以EDA技術為主導的數字系統理念已經成為企業工程技術的核心。數字電路課程設計主要培養學生利用中小規模數字集成電路器件和大規?？删幊唐骷M行數字電路設計和開發能力。在卓越工程師培養背景下，結合前階段數字電路課程理論教學和實驗教學的實際情況及EDA技術的發展狀況，適時進行數字電路課程設計和EDA技術課程的綜合銜接，以及課程深度融合[4]。主要內容包括：
2.3.1基于Multisim等相關軟件的數字系統仿真實驗?？梢詷嫿ㄌ摂M數字實驗系統，不但較好地模擬實物外觀外，還可以利用系統提供的實驗平臺開展實驗的設計、仿真，進行實驗內容的邏輯驗證。
2.3.2基于通用和專用數字芯片的數字系統設計。其主要特點是有很好的直觀性和具體性。
2.3.3基于硬件描述語言（HDL）的數學系統硬件描述。采用硬件描述語言實現數字邏輯設計，基于EDA環境仿真和驗證?？梢越Y合上述（1）和（2）的優點，采用硬件設計軟件化技術應用于數字電路課程設計的實驗教學中，通過綜合性實驗的自行設計和實驗，對實驗內容、實驗規模、實驗方法進行了綜合創新設計[5]。
2.4結合科研項目的數字設計實驗創新平臺。
在高等院校，教師即承擔教學任務，同時有各自的科學研究方向，同學們可以根據自己的研究興趣，加入教師的科研團隊，形成教學與科研互利的良性循環。面向卓越工程師培養的數字系統設計，可以借助橫向或縱向科研項目形成綜合教學體系。比如：搭建在線可編程門陣列（FPGA）創新實驗平臺，形成數字電路、電路線路課程設計、可編程邏輯器件以及集成芯片系統設計，形成面向數字系統設計的課程體系[3]。同時，應用高校與知名企業建立的校企合作平臺，把企業界的研究信息和研發需求引入到教學平臺，開拓了學生的研究思路和視野，提升了學生設計復雜數字系統的能力；目前，我校正在與國際知名的半導體公司Xilinx、Altera和Cypress陸續建立卓越人才大學培養計劃，利用大學設置小學期，在FPGA和PSoC開發平臺上進行了面向實際應用的數字系統設計，在實踐平臺上不僅有學校的任課教師，還有知名企業派來的一線工程師指導同學們的實踐，相比改革前，取得很好的實踐效果，同學們的數字系統設計水平得到了提高，同時在編程、接口、通信協議等方面也有了深刻的認識。
對于優秀的學生，借助全國各種形式的大學生電子（信息）設計競賽這個創新平臺，組織他們積極參與，激發他們的學習研究興趣和創新意識，綜合所應用的數字系統設計知識，發揮競賽團隊的協作精神。每年，我們都有部分優秀學生通過努力，創新設計的作品獲得專業認可，并取得了良好的參賽成績，也使得數字設計課程體系的建設上了一個新的臺階。
3基于創新平臺的課程體系優化與實踐
卓越工程師培養要求的數字電路系統設計課程體系協調好相關電氣、電子類專業上下游相關理論課程、實驗綜合性設計同時得到協調發展。如何實踐論文所提到的創新實驗平臺，應該引進現代數字設計理念，重點把EDA軟件、設計工具、開發平臺與傳統的數字電路基礎理論教學相銜接。我們在這幾年對數字系統設計課程體系、創新實踐教學內容等方面的進行了改革與探索，取得了一定的成效。經過這幾年的實踐，我們逐步構建了面向應用的數字系統設計課程優化體系[5]，如圖2所示。
4不斷探索數字電路理論教學內容的改革與實踐
4.1以數字電路設計為目的強化基本邏輯電路理論教學。
在進行復雜數字系統設計之前應該熟練掌握這些常用基本組合和時序邏輯電路，包括電路的功能、電路的描述以及電路的應用場合等。
樹立電路設計思想首先需要熟練掌握一些基本的邏輯功能電路。其次，樹立電路設計思想需要理論講解與實踐相結合，逐步熟悉硬件描述語言的描述方式。數字系統設計強調采用硬件描述語言來對電路與系統進行描述、建模、仿真等[2][3]。
4.2掌握面向應用的數字系統工程設計方法。
學生在掌握數字電路基本概念和一般電路的基礎上，進一步掌握數字系統設計的方法、途徑和手段。其主要內容包括：數字系統與EDA的相關概念、可編程邏輯器件、硬件描述語言、電路元件的描述、數字系統的設計方法、開發環境與實驗開發平臺以及應用實例的介紹等。這些課程內容涉及面較廣，為了提高教與學的效果，探索總結了以下的教學重點內容，并作為教學實踐中的教學切入點[1]。
隨著電子技術不斷發展與進步，現代數字系統設計在方法、對象、規模等方面已經完全不同于傳統的基于固定功能的集成電路設計[1][2]。現代數字系統設計采用硬件描述語言（HDL）描述電路，用可編程邏輯器件（PLD）來實現高達千萬門的目標系統。這一過程需要也應該有先進的設計方法。根據硬件描述語言的特性和可編程邏輯器件的結構特點以及應用的需要，在教學過程中闡述了先進設計方法。例如：采用基于狀態機的設計方法設計復雜的控制器（時序電路），應用或設計鎖相環或延時鎖相環來處理時鐘信號，應用自行設計（IPcore）軟核來提高數據吞吐量[1][2][3]。
4.3深化數字電路實驗教學改革。
實驗實踐教學過程中，注重基礎訓練與實踐創新相結合的實驗教學改革思路，加強學生工程思維訓練、新平臺工具的使用、遇到邏輯問題的綜合分析能力，理論與實踐相結合的分析能力。在實踐過程中的提高創新性和綜合性能力，面向應用的數字電路創新平臺建設，需要不斷提高課程試驗、實驗和實踐過程在教學中的比例，在符合認知規律的同時，逐步加強來源與實際需要的綜合性數字設計實驗。
5結語
數字電路是電氣、電子信息類專業的一門重要的專業基礎課程，論文針對當今卓越工程師培養的要求，以及在教學過程中遇到的主要問題，探討了面向應用的數字電路課程創新實踐平臺。提出了多層次的數字電路創新實驗平臺結構和面向應用的數字系統設計課程優化體系。目的在于，通過課程及相關課程體系改革與創新，使得學生更快、更好的適應現代數字技術發展的需求。
參考文獻
[1]孔德明.《數字系統設計》課程教學重點的探討，科技創新導報，2012.1，173-174.
[2]任愛鋒，孫萬蓉，石光明.EDA實驗與數字電路相結合的教學模式的實踐，實驗技術與管理，2009.4，200-202.
[3]葉波，趙謙，林麗萍.FPGA課程教學改革探索，中國電力教育，2010，24，130-131.
1、引言
幾十年前，人們所做的復雜數字邏輯電路及系統的設計規模比較小也比較簡單，其中所用到的FPGA或ASIC設計工作往往只能采用廠家提供的專用電路圖輸入工具來進行。為了滿足設計性能指標，工程師往往需要花好幾天或更長的時間進行艱苦的手工布線。碩士論文，ITL。工程師還得非常熟悉所選器件的內部結構和外部引線特點，才能達到設計要求。這種低水平的設計方法大大延長了設計周期。
近年來，FPGA 和ASIC 的設計在規模和復雜度方面不斷取得進展，而對邏輯電路及系統的設計的時間要求卻越來越短。碩士論文，ITL。這些因素促使設計人員采用高水準的設計工具，如：硬件描述語言（Verilog HDL 或VHDL）來進行設計。
然而，Verilog HDL 硬件描述語言缺乏對于電路邏輯關系描述和分析的形式化方法，尤其是缺乏基于時序的邏輯描述。這對于化簡和檢驗正確性都帶來了麻煩。而ITL語言描述則提供了另一套基于時序的形式化解決方法，對Verilog HDL 硬件描述語言起到了很好的補充作用。
2、ITL簡介
區間時態邏輯(interval Temporal logic，ITL)是一種用于描述離散區間或時段的邏輯系統，它是時態邏輯的一個分支。我們可以把一個區間(interval)看作是一個有限的狀態序列;這里的狀態就是從所有變量到其值的映射。區間的長度定義為該區間內狀態數減 1。因此，只含有一個狀態的區間的長度為0。一個區間s0… sn 的長度是n。一個只有單個狀態的區間的長度是0。
ITL 的基本表達式和公式的語法如下所示
表達式：
公式：
其中，μ為一個整數值;a 為靜態變量(在區間內不改變);A 為狀態變量(在區間內
值可變);g 是函數符號;p 為謂詞。碩士論文，ITL。下面我們以RS 觸發器為例來說明ITL的使用：
一個RS 觸發器是一個簡單的儲存和保持一位數據的記憶單元。兩個輸入決定了互補的輸出和。S（Set）為置一，R（Reset）為置零。
圖1 RS 觸發器結構圖圖2 RS 觸發器的真值表
按照傳統的方法，根據真值表列出輸入輸出變量的邏輯方程，得到：
Qn+1=S+￢R*Qn
S*R=0
而用 ITL描述可以直接把邏輯關系（動作、謂詞）寫出來，再化簡：
把時間等參數變量考慮進去，我們就可以得到RS觸發器的結構方程：
3、Tempura
用ITL 能夠方便準確地描述基于時序的數字電路，然而缺乏可執行能力，運算公式不能直接進行計算機仿真和驗證。Tempura 則是ITL 強有力的可編程可執行的工具集，大大增強了ITL 的實用性。Tempura 是一種可直接執行的數字電路時序邏輯設計方式，是 ITL 的一個可執行子集。發展到今天，Tempura 已經能夠直接在Windows 環境下運行。碩士論文，ITL。只要熟悉ITL 的語句，對照著Tempura 自帶的指導工具，使語法公式一一對應就可以進行編程和仿真，十分方便。碩士論文，ITL。
下面我們還是以RS 觸發器為例來說明
用VerilogHDL采用門級描述為：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
nor (Q,R,QB);
nor (QB,S,Q);
endmodule
用VerilogHDL采用行為描述為：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
reg Q;
assign QB=~Q;
always@(R or S)
case({R,S})
2'b01:Q<=1;
2'b10:Q<=0;
2'b11:Q<=1'bx;
endcase
endmodule
而根據前文所述的用 ITL描述的RS觸發器改寫成Tempura 語言，代碼如下：
為了檢驗設計結果，需要輸入仿真參量，代碼如下：
(S=0) and (R=0)and (Q=0) and (Qbar=0) and
for lis<<1,0>,<0,0>,<0,1>,<1,0>,<0,0>>
do (len(5)and (Sgets l0) and (R gets l1)
)
and
(S,R)latch(Q,Qbar)
仿真結果如下，和真值表一樣。
圖3 仿真結果
傳統的數字電路設計方法繁瑣且不嚴謹，而且往往缺乏時序邏輯的描述能力。針對這個問題，HDL的使用為硬件設計師提供了一個非常好的分析和設計數字硬件的工具，也為溝通軟件和硬件提供了一種方法。然而，這些 HDL 一般是為模擬數字硬件的功能而設計，往往比較適用于較低層級的設計。同時傳統的HDL 設計方法缺乏對數字硬件推理和證明的機制；對行為描述的能力較弱，缺乏形式設計或驗證的支持工具。形式化的設計方法則提供另一種強有力的數字電路描述。在軟件工程中，形式方法已經取得一些引人注目的成就。但是在硬件設計領域，形式方法的應用研究和成就仍然在起步階段。在國內的面向市場的數字電路設計，情況更是這樣，形式方法的使用很是有限。ITL 等形式方法（特別是配以成熟高效的可執行工具，如Tempura）， 將有效提高我們描述和設計數字電路。碩士論文，ITL。正如本文開頭所說，在硬件設計速度趕不上軟件速度的今天，形式方法將給我們帶來一種新的突破思路，這在未來的電路設計領域將有廣闊的應用和發展空間。
參考文獻
[1]Benjamin C. Mosszkowski. ITL HandbookDecember 6, 2007
[2]Antonio Cau. Interval Temporal Logic Anot so short introduction 2009
[3]舒風笛。《面向嵌入式實時軟件的需求規約語言及檢測方法》，武漢大學，2004
本論文為衡水職業技術學院2013 年度院級重點課題“數字電路實驗系統的研制”研究成果，課題編號131207
【文章摘要】
由于現有數字電路實驗設備不能滿足教學需要，購買實驗設備存在連接不可靠，出現問題難以修復等問題，自行研究制作功能齊全，性能優越的數字電路實驗系統，克服長期以來難以解決的實驗教學難題。
【關鍵詞】
數字電路；實驗系統；多功能；研制
目前我院數字電路實驗狀況：
我院數字電路實驗是在電工電子實驗室和虛擬仿真實驗室進行的，在虛擬仿真實驗室主要的借助虛擬電子工作臺進行仿真實驗，利用軟件做仿真實驗主要優點是節省元器件，降低實驗成本，主要缺點是比較抽象，學生看不到實物，離具體的工程實踐相差甚遠，對于提高學生的動手能力效果欠佳。鑒于此，我們還抽出較多的課時在電工電子實驗室進行實際元器件的電路搭接實驗，但是由于電工電子實驗臺比較少，只能是幾個人一組進行實驗，這樣就會造成有的學生偷懶的現象。而且由于實驗臺上的電路板是塑料板，下面是由銅片進行連接的，學生做實驗時反復的插線拔線就會造成銅片脫落，實驗板上的插孔也容易松動，只要有一個接觸點接觸不好的話，就會對整個實驗結果造成影響。所以我們要研制自己的數字電路實驗系統，以滿足我院數字電路實驗教學的需要。
1 技術路線
采用理論分析、試驗研究、設計制作的方法, 實現將分立實驗集中到一個實驗箱系統板, 使之既能完成基礎驗證型實驗, 又為綜合設計型實驗提供實驗平臺. 研制多功能數字電路實驗板的技術路線可用圖1 表示:
2 技術指標
（1）直流電源輸入電壓：+5 V、±15V
（2）電路面板材料：玻纖。尺寸：長= 430mm ，寬= 310mm ，厚= 2 mm
3 數字電路實驗系統板結構
電路面板結構如圖2 所示。
4 數字電路實驗系統板各部分功能
4.1 直流電源接線區：3 組獨立直流穩壓電源： +5V、GND、+15V、GND、－ 15V、GND。均采用了集成三端穩壓器進行穩壓。電源除了給實驗電路供電外， 還要作為本實驗系統內各個部分的工作電源，因此選用金屬封裝，較易散熱的LM7805，7812、7912 則采用了廉價的塑封型三端穩壓器，這三種集成穩壓器內部均設有可靠的短路、超溫、限流等完善的保護措施。用于將外部直流電壓引入到實驗箱，外部直流電壓通過電源保護二極管到達各個單元電路及面板中多個紅色+5V 電壓輸出插孔，因此紅色+5V 電壓輸出插孔中的電壓通常比外部直流電壓低0.3V 左右。
此外，實驗板帶有短路報警和過壓報警功能。當電源開關處于“關”狀態時，紅色+5V 電壓輸出插孔仍有低電壓輸出（短路報警電路的需要），如果接線過程中導致+5V 和GND 出現短路，則開始聲、光報警，當電源開關處于“開”狀態時，短路報警失效；當電源開關處于“開”狀態時，如果外部直流電壓超過6.5V，則開始聲、光報警。
4.2 數碼管數字顯示：2 個七段數碼管，引腳全部引出，可采用共陰極或共陽極數碼管；另有2 個BCD 碼輸入七段數碼管（安裝了顯示譯碼器CD4511）。為了更換方便，均采用了IC 插座。
4.3 TTL 邏輯電平顯示：對輸出電平的高、低進行顯示。輸出電平為高時，紅色發光二極管亮；輸出電平為低時，綠色發光二極管亮。
4.4 TTL 邏輯電平輸出：提供12 組TTL 邏輯電平輸出，采用撥碼開關控制， 撥上輸出為高電平，撥下輸出為低電平。
邏輯電平開關部分 選用優質的單刀雙擲開關，向實驗電路提供“0、1”電平信號，若八位開關不夠用，可由DIP 封裝的雙列直插式微型多路開關在多孔實驗插座扳上進行擴充。
4.5 單次脈沖、簡單連續脈沖輸出：脈沖輸出均為TTL 邏輯電平。單次脈沖分為正、負兩種單脈沖輸出，采用白色按鈕控制，發光二極管指示；簡單連續脈沖分別為2Hz、8Hz、128Hz 和1024Hz ，發光二極管指示。
單次脈沖電路如圖3 所示：
4.6 集成電路插座：采用標準緊鎖插座，28 腳1 個、20 腳1 個、16 腳6 個、14 腳2 個，可插8 到28 腳的各種IC。各IC 插座的所有引腳（包括電源和地引腳） 全部引出，各IC 插座旁均有+5V、GND 插座為集成電路供電。
4.7 精密多圈可調電位器4 個：分別為1K、10K、47K、100K，采取三個插孔輸出。
4.8 直流供電的四相步進電機、蜂鳴器、揚聲器及驅動電路、直流繼電器及驅動電路。
4.9 元件庫：提供了很多不同值的電阻和電容、1 個32768 Hz 晶振、2 個二極管和1 個555 定時器。
4.10 邏輯筆功能：紅色：高電平、綠色： 低電平、橙色：高阻。
4.11 擴展區：采用165×55 進口面包板1 塊，可拆卸和更換，主要用于安裝其它電路。
4.12 接插件：普通彈性插孔，配有高性能的插孔連接線；此外，在面包板旁配有與面包板接線兼容的黑色插座，同時黑色插座和部分彈性插孔已直接連接好，解決了電路面板上彈性插孔至面包板的連接問題。
【參考文獻】
[1] 賈林科. 數字邏輯電路實驗儀的研究與制作. [J] 價值工程.
中圖分類號：TN407 文獻標識碼：A 文章編號：1007-9416(2012)02-0167-02
隨著數字電路的廣泛應用和推廣，作為教育工作者的我們不但要能對數字電路的理論知識進行講解，同時也要具備對數字電路中出現的故障進行分析，從而進一步解決的能力。只有這樣才能不斷提高我們的教學水平和更好地培養學生。
1、數字電路產生故障的原因
數字電路出現故障的類型很多，主要包括客觀故障和主觀故障兩種。即一種是由電路中本身的元件的老化等所產生的故障，而另一種是由人為的疏忽產生的故障。下面就從產生故障的主觀性和客觀性，來對數字電路中常出現的兩種故障進行分析。
1.1 客觀性產生的故障
1.1.1 電子元件的參數發生變化
電子元件的參數在數字電路中所起的作用是非常重要的，細微的偏差都會產生很大的變動。因此，在數字電路中電子元件的參數發生變化，一定會使數字電路出現故障。由于電子元件在使用過程中會出現老化，進而導致電子元件參數下降。除此之外，溫度的變化也會導致電子元件參數發生變化。
1.1.2 電子元件、器件等的不良接觸
數字電路是由若干電子元件、器件組成的電路。因此，各個元件、器件接觸的情況也會引發數字電路出現故障。由電子元件、器件接觸不良引發數字電路發生故障的情況很多。例如，插件的松動、焊點被氧化、焊接不牢靠等。而這些情況都會造成電路板故障。
1.1.3 信號線的損壞
信號線在電路板中所起的作用也是不容忽視的，信號線是電路板能否正常工作的保障之一。但是由于電路板經常受潮濕和大電流等的影響，因此，就會導致信號線經常出現短路、燒損、斷路等現象。信號線的損壞就會導致數字電路板無法處于正常的工作狀態。
1.1.4 工作環境惡劣
由于電路板是由很多電子元件、器件組接而成的，又因為這些元件、器件的性能受環境的影響很大。因此，當電路的工作環境比較惡劣，如，潮濕、電磁場等環境，都會使得電子元器件的性能有所改變，由此也就改變了電路板的工作狀態，使之出現故障。
1.1.5 使用過期的元器件
當元器件出現老化等現象時，它們的參數也會隨之發生變化。因此使用一些過期的元器件，就會造成數字電路板無法正常進行工作，從而導致了電路板故障。
1.2 主觀性產生的故障
1.2.1 不合理的設計產生的故障
由于數字電路板是由很多電子元器件組合而成的，因此任何一個元器件的選擇和使用情況，都會對整個電路板造成很大的影響。如果選擇的元器件的參數不合適，或者是在組合裝配上出現錯誤，都會使數字電路板出現故障。
1.2.2 線路連接產生的故障
線路連接是保證電路板正常工作的重要保障之一，因為電路板中的元器件較多，這就使得線路的連接非常復雜，也不容易操作。線路連接的錯誤通常會導致線路之間的短路，從而使電路板出現故障。
2、數字電路中常見的故障分析
對數字電路的常見故障進行分類，主要可以分為兩類。一類是邏輯故障，也就是數字電路中一些邏輯值由于故障發生變化，與規定的邏輯值之間出現偏差，甚至相反的現象。另一類就是非邏輯故障，指邏輯故障之外的其它故障。下面就針對數字電路中的邏輯故障來進行如下的分析。
2.1 固定電平故障
所謂電平故障就是指某處的邏輯電平值保持為固定電平值。當在同一時間只考慮一個電平故障時，就成為固定電平故障。在數字電路的內部故障中，都可以歸為輸入端和輸出端的固定電平故障，這在一般數字電路中也得到了推廣。
2.2 橋路故障
橋路故障是信號線的接插短路和電路工藝的不完善、松動，或者是有過長的裸線等造成的故障。主要包括兩種類型：第一種是由于輸入信號之間，或者是門電路輸入信號之間的橋接造成的故障。另一種則是由反饋橋接造成的故障。主要表現為輸入信號和輸出信號之間的橋接造成的故障。
2.3 固定開路故障
這類故障是發生在CMOS電路中的。例如，當CMOS電路或非門正常工作時，電路應該能夠完成或非門的功能。當電路出現既不接電源，也不接地的高阻狀態時就成為固定開路故障。
2.4 信號延遲故障
有時即使電路結構沒有任何的故障，電路也不會正常的工作，這時就要考慮可能是由信號延遲引發的故障。而由信號延遲所引起的故障我們通常稱為延遲故障。所謂的延遲故障，就是指電路中由于各個元件的延遲變化、脈沖信號參數的變化等所產生的各種故障。
2.5 軟故障
所謂的軟故障就是指由電子元件、器件的參數，或者性能的不穩定，以及電路某一方面的原因等，使電路產生不穩定的現象。產生這類故障的原因有很多，例如，元器件的老化、參數的改變、性能的不穩定等。這類故障有較強的隨機性和偶然性，造成這類故障的因素也有很多。例如，環境的潮濕、較強的電磁環境、電源的干擾等。由于這類故障產生的原因很多，因此在排查的過程中也是非常的困難的。
3、數字電路故障的檢測方法
3.1 直接觀察檢測法
這種檢測法是指不采用任何的輔助儀器、設備，而是通過直接觀察電路來發現問題，找尋解決故障的方法。觀察主要包括靜態觀察和動態觀察（通電后觀察）這兩種觀察方法。靜態觀察是指：查看器件是否插好、插對；電源是否接入電路板中；引腳是否彎折；輸入端是否都已經處理好；線路是否正確的接入到電路板中，是否有短路現象；查看器件是否有發燙、發出異味、冒煙的情況。而動態觀察法則是查看脈沖是否被接入到電路板中。這種方法可用于對數字電路中出現故障的初步檢測，如果電路中出現這種非常明顯的故障就可以直接被檢測出來了。
3.2 分塊測試法
如果通過直接觀察的方法沒有檢測出故障，可以考慮用分塊測試的方法。分塊測試法是指根據電路的結構、功能等，把電路分成若干幾個獨立的電路，然后再通電分別進行測試，找出有故障的那部分電路。針對有故障的部分再采用相應的措施來找出具置。例如，計數譯碼顯示電路，就可以根據它的特點把它分成兩個部分。即計數器電路和譯碼顯示電路。我們可以先檢測計數器電路，如果計數器電路能夠正常工作，再檢測譯碼顯示電路。采用這種檢測方法可以大大提高檢測的速度和效率。
3.3 對比替代檢測法
當大概知道哪一部分電路有故障的時候，可以通過對該部分電路中的個點信號進行檢測，然后在通過與正常電路相比較，找出電路中有故障的信號，從而對故障的原因進行分析和解決。
但有時候很難發現電路的故障，這時我們就可以采用替代法來檢測電路的故障。所謂的替代法就是把電路中的電子元器件用同樣型號、優質的器件來替代，然后再觀察電路是否能夠正常工作。為了安全起見，應用此方法時一定要在斷電的情況下更換器件。
3.4 電阻檢測方法
如果器件出現冒煙、散發出異味等明顯異?，F象時，應該馬上切斷電源，以免故障進一步的擴大。為了判斷電路是否有短路現象，我們通常采用的就是電阻檢測的方法。除此之外，采用電阻檢測法還可以檢測出底板內部和電路連線之間是否有接觸不良和短路等現象。
3.5 波形檢測方法
我們還可以通過用示波器對各級的輸出波形進行檢測，觀察所輸出的波形是否正常，以此來檢測出電路的故障。這種方法被廣泛的用在脈沖電路中。
4、結語
數字電路的廣泛應用和推廣，大大改善了我國各個科技領域的發展。數字電路這一門學科也早已成為各工科專業學生必修的課程之一。因此，在數字電路的教學中難免會遇到各種各樣的問題，而電路中的一些故障就是比較常見的問題之一。本文作者希望通過對數字電路產生故障的原因、常見的故障分析和檢測方法的闡述給置身于數字電路教學的教育工作者一些幫助。
參考文獻
[1]胡文君.設備故障診斷技術的現狀與發展[J].后勤工程學院學報,2004(2)．
[2]吳翠娟.現代大型設備故障智能診斷技術的現狀與展望[J].電子技術應用,2003.
[3]Forsyth,R.Expert Systems- Principles and Case Studies，Chapman and Hall,1984．
[4]葉春.數字電路故障診斷專家系統的研制,中國科學院電工研究所研究生碩士學位論文,1989,1．
[5]黎飛,周繼承,肖慶中.一種數字電路的橋接故障診斷方法[J].科學技術與工程,2007(14)．
科學技術不斷發展，促進了電子設備的不斷提高，現在人們廣泛應用電子設備，尤其智能手機的應用，其用戶不斷增加，用電設備密度不斷增加，在空間應用過程中，可能造成電磁環境的不斷惡化，電子設備之間可能造成干擾，影響電子設備的正常工作，必須提高電子設備之間的抗干擾性能，因此我們在數字電路設計的過程中，采用數字電路集成電路的方式進行提高抗干擾性能，利用科技手段，不斷提升抗干擾能力，符合現在數字電路設計的發展趨勢。
1硬件抗干擾技術在數字電路設計環節的應用
1.1安全接地技術
安全接地技術是一種常用的技術，把機殼接入大地，讓電量轉移到大地，減少電荷積累情況，減少因為靜電等原因造成人與機械設備等受到安全影響。設備裝置在實際應用過程中，絕緣層可能出現破損等現象，就可能造成機殼帶帶電，這時候的電量是足夠大的，不能及時轉移，可能造成嚴重的后果，利用安全接地技術可以把多余電荷轉移出去，還能及時切斷電源等，對其安全性能起到保護作用。
1.2避雷擊接地技術
用電設備基本都需要采用避雷擊效果，一般通常采用避雷針，當出現雷擊的情況下，可以進行電荷的轉移，下雨天氣打雷時候，出現雷擊的情況是產生電荷的，一旦遇到用電設備等，瞬間可以產生大量的電荷，對周圍人和物產生損害現象，必須采用技術及時轉移電荷，減少對人的傷害，對用電設備也起到保護作用。
1.3屏蔽接地技術
屏蔽接地技術是一種常用的對用電設備的保護作用措施，在實際應用過程中，也是設計人員經常采用的方式，具有一定的應用價值。屏蔽技術需要和接地技術配合使用，其屏蔽效果才能夠提升。像是靜電屏蔽技術。若是在帶正電導體周圍圍上完整的金屬屏蔽體，則于屏蔽體的內側所獲取的負電荷將會等同于帶電導體，同時外側所存在的正電荷也和帶電導體等量，這就造成外側區域仍舊存在電場。若是對金屬屏蔽體進行接地處理，那么外側的正電荷可能會流入大地之中，則可以消除外側區域的電場，也就是金屬屏蔽之中將會對正電導體的電場進行屏蔽處理。屏蔽接地技術的應用，在技術上起到革新作用，在應用過程中，起到重要保護作用，具有一定現實應用價值。
2軟件抗干擾技術在數字電路設計環節的應用
2.1數字濾波技術
數字濾波技術是一種仿真技術，基于硬件設備的仿真技術，但在實際應用過程中，不依賴硬件技術，只是通過模擬技術進行設置，實現數字濾波。在具體應用過程中，先借助于硬件技術進行干擾技術的應用，減少干擾性能，在具體通過軟件進行有效的濾波，起到真正的數字濾波技術，減少抗干擾能力。數字濾波技術的方法有多種多樣，我們在應用過程中，需要根據實際情況，選擇適應的數字濾波技術的處理方式，起到真正數字濾波作用，在數字電路設計的過程中，利用軟件技術進行有效應用，是設計環節中的重要步驟。
2.2軟件“看門狗”的使用
軟件程序在應用過程中，往往容易出現死循環等現象，在數字電路設計過程中，設計者要考慮這方面問題，采用“看門狗”技術，防治程序死循環現象發生。硬件看門狗就是一個定時器對系統進行有效的監控，合理的根據監控情況進行有效處理，起到看門狗的效果。
3實例論述
3.1通過硬軟件技術促使計算機系統脫離死態
為了使干擾問題得到及時的解決，在硬件方面可以使用一個硬件計時器，
3.2程序“跑飛”階段進行數據保存的硬軟件辦法
由于計算機系統在被強電磁干擾或影響之后，計算機系統之中正在正常運行的程序或許會被打亂，進而在內存中出現轉移情況，同時這種轉移是不能被控制的，也就是發生“跑飛”情況。該問題的出現或許會造成確保軟件正常運行的重要參數被破壞、沖掉。通過硬軟件結合措施、方法的運用，能夠在出現斷電事故或者是發生強干擾情況之后，使各重要參數得到保護，從而使系統的連續運轉或者是再恢復獲得可靠的保證。
參考文獻：
[1]劉海權,田露,宋立業.傳統光電編碼器防震動抗干擾電路的優化[J].電氣技術,2015(12).
[2]楊昆.綜述單片機控制系統的抗干擾設計[J].黑龍江科技信息,2016(04)
[3]李娜.數字集成電路低功耗優化設計解析[J].通訊世界,2016(15).
[4]王劍鋒.DCS控制系統抗干擾分析[J].通訊世界,2015(19).
[5]姚年春,徐濤.電機保護裝置的抗干擾措施設計[J].信息技術與信息化,2014(04).
[6]熊軼娜,吳躍明,陳潔.數控機床控制系統的抗干擾分析[J].組合機床與自動化加工技術,2009(08).
