時間：2022-12-14 02:49:24
序論：速發表網結合其深厚的文秘經驗，特別為您篩選了11篇集成測試范文。如果您需要更多原創資料，歡迎隨時與我們的客服老師聯系，希望您能從中汲取靈感和知識！
一、引言
軟件設計測試方法有各種技術。實踐表明，使用每種方法均可設計出一組有用的測試方案，但沒有一種方法足以產生一組完善的測試方案。對每種方法而言，均有自身特長，因而用一種方法設計出的測試方案對某些類型的錯誤可能容易發現，但對另一些類型的錯誤不一定容易發現。所以，在實際工作中，總是把它們結合起來使用，形成綜合的測試策略，以滿足不同測試階段和不同程序的需要。不過，軟件測試過程必須分步驟進行，每個步驟在邏輯上是前一個步驟的繼續。大型軟件系統通常由若干個子系統組成，每個子系統又由許多模塊組成。大型軟件系統的測試步驟基本由以下四個步驟組成：單元測試、集成測試（組裝測試）、確認測試和系統測試。
二、測試策略中的集成測試設計
集成測試也稱組裝測試，綜合測試或聯合測試。集成測試是按設計要求把通過單元測試的各個模塊組裝在一起之后進行測試，以便發現與接口有關的各種錯誤。在進行集成測試時，常需考慮的有關問題有：數據經過接口是否會丟失；一個模塊對另一模塊是否造成不應有的影響；幾個子功能組合起來能否實現主功能；誤差不斷積累是否達到不可接受的程度；全局數據結構是否有問題。集成測試分為非漸增式測試和漸增式測試。
（一）非漸增式測試
非漸增式測試方法是先分別測試每個模塊，再把所有模塊按設計要求放在一起，結合成所要的程序再進行測試。
（二）漸增式測試
漸增式測試是把下一個要測試的模塊同已經測試好的那些模塊結合起來進行測試，測試完以后再把下下一個應該測試的模塊結合進來測試，這種測試每次增加一個模塊。這種方法實際上同時完成單元測試和集成測試。
1.自頂向下結合
自頂向下結合是一種遞增的裝配軟件結構的方法。這種方法被日益廣泛地采用，它需要連接程序，但不需要驅動程序。它是從主控制模塊（“主程序”）開始，沿著軟件的控制層次向下移動，從而逐漸把各個模塊結合起來。把主控模塊所屬的那些模塊都裝配到結構中去時，有兩種方法可供選擇。
（1）深度優先策略
參看圖1，深度優先策略先組裝在軟件結構的一條主控制通路上的所有模塊。主控路徑的選擇決定于軟件的應用特性。如，選取最左邊的路徑，先結合模塊M1、M2和M5，接著是M8，如果M2的某個功能需要，可結合M6，然后再構造中央和右側的控制通路。
圖1 圖2
（2）寬度優先策略
寬度優先策略是沿軟件結構水平地移動，把處于同一個控制層次上的所有模塊組裝起來。對于圖2來說，先結合模塊M2、M3和M4（代替存根程序S4），接著是M5、M6和M7（代替存根程序S7）這一層，如此繼續進行下去，直到所有模塊都被結合進來為止。
（3）自頂向下綜合測試可歸納為以下五個步驟
A .用主控制模塊做測試驅動程序，用連接程序代替所有直接附屬于主控制模塊的模塊。
B.依據所選集成策略（深度優先或寬度優先），每次只用一個實際模塊替換一個樁模塊。
C.每集成一個模塊立即測試一遍。
D.只有每組測試完成后，才用實際模塊替換下一個樁模塊。
E.為避免引入新錯誤，須不斷進行回歸測試（即全部或部分地重復已做過的測試）。
這一過程從第二步開始就不斷進行，直到整個程序結構構造完畢。在圖1中，實線表示已部分完成的結構，若采用深度優先策略，下一步就要用M7來替代樁模塊S7。S7本身可能又帶樁模塊，隨后將被對應的實際模塊一一替代。
（4）自頂向下集成局限性的解決方法
自頂向下集成的優點在于能盡早地對程序的主要控制和決策機制進行檢驗，因而能較早發現錯誤。其缺點在于測試較高層模塊時，低層處理采用樁模塊替代，這并不能夠反映實際情況，重要數據不能及時回送到上層模塊，因而測試并不充分和完善。所以這種方法有它的局限性，若遇到此類問題，測試人員可選擇以下幾種方法解決之：
A.把某些測試推遲到用真實模塊替代樁模塊之后進行。這將使我們對一些特定的測試和特定模塊的裝配之間的對應關系失去某些控制，在確定錯誤原因時會比較困難。
B.開發能模擬真實模塊的樁模塊。此法無疑要大大增加開銷。
C.從層次結構的底部向上裝配軟件。此種方法較切實可行，下面專門介紹。
2.自底向上結合
自底向上測試是從軟件結構最低層的模塊開始組裝和測試，當測試到較高層模塊時，所需的下層模塊均已具備，因而不再需要樁模塊。
自底向上綜合測試可歸納為以下四個步驟：
（1） 把低層模塊組合成實現一個特定軟件子功能的族，見圖2中模塊族1、2、3。
（2） 為每個族設計一個驅動軟件，作為測試的控制程序，以協調測試用例的輸入和輸出。圖3中，虛線接的框D1、D2、D3是各個族的驅動程序。
（3） 對模塊族進行測試。
（4） 按結構向上次序，用實際模塊替換驅動程序，將模塊族結合起來組裝成新的模塊族，再進行測試，直至全部完成。例如，在圖3中，族1、族2上屬于Ma，因而去掉D1和D2將這兩個族直接與Ma接口；同樣族3與Mb接口前將D3去掉；Ma與Mb最后與Mc接口。
采用自底向上方法，越向上層分別測試，所需驅動程序越少。而且，若軟件結構的最上兩層用自頂向下結合的方法進行裝配，則將大大減少驅動程序的數目，同時族的組裝也會大大簡化。
自頂向下方法不需驅動模塊的設計，可在程序測試的早期實現并驗證系統的主要功能，及早發現上層模塊的接口錯誤。但自頂向下方法必須設計存根模塊，使低層關鍵模塊中錯誤發現較晚，并且不能在早期很快且充分地展開測試的人力。自底向上方法與自頂向下方法相比較，它的優缺點與自頂向下方法恰恰相反。一般在實際應用中，采用兩種方法相結合的混合法，即對軟件結構的較上層使用自頂向下的結合方法，對下層使用自底向上的結合方法，以充分發揮兩種方法的優點，盡量避免其缺點。
三、結論
集成測試是按設計要求把通過單元測試的各個模塊組裝在一起之后進行測試，以便發現與接口有關的各種錯誤。相對單元測試，集成測試注重宏觀組織。
軟件測試中集成測試尤為重要，但這是不夠的，還必須設計形成綜合的測試策略，一般的做法是，用黑盒法設計基本的測試方案，再利用白盒法補充一些必要的測試方案。具體地說，可用以下策略結合各種方法：
（1） 在任何情況下都應該使用邊界值分析的方法。
（2） 必要時用等價劃分法補充測試方案。
報告屬性
【報告名稱】中國集成電路測試產業投資咨詢報告
【報告性質】專項調研：需方可根據需求對報告目錄修改，經雙方確認后簽訂正式協議。
【關鍵詞】集成電路測試產業投資咨詢
【制作機關】中國市場調查研究中心
【交付方式】電子郵件特快專遞
【報告價格】協商定價（紙介版、電子版）
【定購電話】010-68452508010-88430838
報告目錄
一、集成電路測試概述
(一)集成電路測試產業定義、基本概念
(二)集成電路測試基本特點
(三)集成電路測試產品分類
二、集成電路測試產業分析
(一)國際集成電路測試產業發展總體概況
1、本產業國際現狀分析
2、本產業主要國家和地區情況
3、本產業國際發展趨勢分析
4、2007國際集成電路測試發展概況
(二)我國集成電路測試產業的發展狀況
1、我國集成電路測試產業發展基本情況
2、集成電路測試產業的總體現狀
3、集成電路測試行業發展中存在的問題
4、2007我國集成電路測試行業發展回顧
三、2007年中國集成電路測試市場分析
(一)我國集成電路測試整體市場規模
1、總量規模
2、增長速度
3、各季度市場情況
(二)我國集成電路測試市場發展現狀分析
(三)原材料市場分析
(四)集成電路測試區域市場分析
(五)集成電路測試市場結構分析
1、產品市場結構
2、品牌市場結構
3、區域市場結構
4、渠道市場結構
四、2007年中國集成電路測試市場供需監測分析
(一)需求分析
1、產品需求
2、價格需求
3、渠道需求
4、購買需求
(二)供給分析
1、產品供給
2、價格供給
3、渠道供給
4、促銷供給
(三)市場特征分析
1、產品特征
2、價格特征
3、渠道特征
4、購買特征
五、2007年中國集成電路測試市場競爭格局與廠商市場競爭力評價
(一)競爭格局分析
(二)主力廠商市場競爭力評價
1、產品競爭力
2、價格競爭力
3、渠道競爭力
4、銷售競爭力
5、服務競爭力
6、品牌競爭力
六、影響2007-2010年中國集成電路測試市場發展因素
(一)有利因素
(二)不利因素
(三)政策因素
七、2007-2010年中國集成電路測試市場趨勢預測
(一)產品發展趨勢
(二)價格變化趨勢
(三)渠道發展趨勢
(四)用戶需求趨勢
(五)服務發展趨勢
八、2008年集成電路測試市場發展前景預測
(一)國際集成電路測試市場發展前景預測
1、國際集成電路測試產業發展前景
2、2010年國際集成電路測試市場的發展預測
3、世界范圍集成電路測試市場的發展展望
(二)中國集成電路測試市場的發展前景
1、市場規模預測分析
2、市場結構預測分析
(三)我國集成電路測試資源配置的前景
(四)集成電路測試中長期預測
1、2007－2010年經濟增長與集成電路測試需求預測
2、2007－2010年集成電路測試行業總產量預測
3、我國中長期集成電路測試市場發展策略預測
九、中國主要集成電路測試生產企業(列舉)
十、國內集成電路測試主要生產企業盈利能力比較分析
(一)2003-2007年集成電路測試行業利潤總額分析
1、2003-2007年行業利潤總額分析
2、不同規模企業利潤總額比較分析
3、不同所有制企業利潤總額比較分析
(二)2003-2007年集成電路測試行業銷售毛利率分析
(三)2003-2007年集成電路測試行業銷售利潤率分析
(四)2003-2007年集成電路測試行業總資產利潤率分析
(五)2003-2007年集成電路測試行業凈資產利潤率分析
(六)2003-2007年集成電路測試行業產值利稅率分析
十一.2008中國集成電路測試產業投資分析
(一)投資環境
1、資源環境分析
2、市場競爭分析
3、稅收政策分析
(二)投資機會
(三)集成電路測試產業政策優勢
(四)投資風險及對策分析
(五)投資發展前景
1、集成電路測試市場供需發展趨勢
2、集成電路測試未來發展展望
十二、集成電路測試產業投資策略
(一)產品定位策略
1、市場細分策略
2、目標市場的選擇
(二)產品開發策略
1、追求產品質量
2、促進產品多元化發展
(三)渠道銷售策略
1、銷售模式分類
2、市場投資建議
(四)品牌經營策略
1、不同品牌經營模式
2、如何切入開拓品牌
(五)服務策略
十三、投資建議
(一)集成電路測試產業市場投資總體評價
(二)集成電路測試產業投資指導建議
十四、報告附件
(一)規模以上集成電路測試行業經營企業通訊信息庫(excel格式)
主要內容為：法人單位代碼、法人單位名稱、法定代表人(負責人)、行政區劃代碼、通信地址、區號、電話號碼、傳真號碼、郵政編碼、電子郵箱、網址、工商登記注冊號、編制登記注冊號、登記注冊類型、機構類型……
(二)規模以上集成電路測試經營數據庫(excel格式)
主要內容為：主要業務活動(或主要產品)、行業代碼、年末從業人員合計、全年營業收入合計、資產總計、工業總產值、工業銷售產值、工業增加值、流動資產合計、固定資產合計、主營業務收入、主營業務成本、主營業務稅金及附加、其他業務收入、其他業務利潤、財務費用、營業利潤、投資收益、營業外收入、利潤總額、虧損總額、利稅總額、應交所得稅、廣告費、研究開發費、經營活動產生的現金流入、經營活動產生的現金流出、投資活動產生的現金流入、投資活動產生的現金流出、籌資活動產生的現金流入、籌資活動產生的現金流出……
十五、報告說明
(一)報告目的
(二)研究范圍
(三)研究區域
(四)數據來源
(五)研究方法
(六)一般定義
(七)市場定義
(八)市場競爭力指標體系
首先，持續集成和集成測試還是有很大區別，持續集成強調的是自動化的編譯構建，部署，自動化的冒煙測試，保證開發過程的產出隨時都可以構建一個冒煙測試通過的可用版本。而集成測試則涉及到嚴格的測試策略，測試方案，集成測試順序，各個集成功能點的覆蓋，詳細的功能性測試等。集成測試不僅僅是接口測試，更重要的是以接口質量為前提的跨組件功能性測試。
1.為什么要集成測試
集成測試，也叫組裝測試或聯合測試。在單元測試的基礎上，將所有模塊按照設計要求組裝成為子系統或系統，進行集成測試。實踐表明，一些模塊雖然能夠單獨地工作，但并不能保證連接起來也能正常的工作。程序在某些局部反映不出來的問題，在全局上很可能暴露出來，影響功能的實現。
理論上凡是兩個單元（如函數單元）的組合測試都可以叫做集成測試。實際操作中，通常集成測試的對象為模塊級的集成和子系統間的集成，其中子系統集成測試稱為組件測試。
在單元測試和系統測試間起到承上啟下的作用，既能發現大量單元測試階段不易發現的接口類錯誤，又可以保證在進入系統測試前及早發現錯誤，減少損失。
對系統而言，接口錯誤是最常見的錯誤，單元測試通常是單人執行，而集成測試通常是多人執行或第三方執行。集成測試通過模塊間的交互作用和不同人的理解和交流，更容易發現實現上、理解上的不一致和差錯。
2.集成測試什么時候開始
在開始體系結構設計的時候開始；
在進入詳細設計之前完成集成測試方案；
在進入系統測試之前結束集成測試。
3.集成測試原則
集成測試是產品研發中的重要工作，需要為其分配足夠的資源和時間。
集成測試需要經過嚴密的計劃，并嚴格按計劃執行。
應采取增量式的分步集成方式，逐步進行軟件部件的集成和測試。
應重視測試自動化技術的引入與應用，不斷提高集成測試效率。
應該注意測試用例的積累和管理，方便進行回歸并進行測試用例補充。
4.集成測試需要關注以下問題：
4.1 集成測試的可迭代性
在整個軟件開發都可迭代的模式下，要意識到集成測試過程本身也是可以迭代的。大型產品集成不應該等待到真正各個子系統或業務模塊都開發好才開始集成測試。功能開發的迭代直接驅動集成測試過程也是迭代，同時在每個集成測試周期中最好又分為幾個關鍵點，首先是服務模擬器，其次是替換掉模擬器聯調通組件接口，再次測試接口服務中詳細實現。
4.2 集成測試的順序問題
我一直認為這是集成測試中非常關鍵的一個內容，集成順序的確定涉及到前期大量的組件間依賴關系分析，業務功能點和接口對應關系分析等。特別是發展到現在，我們發現很多時候組件間不再是以前單純的單向依賴關系，由于接口服務注冊在總線上，導致多個組件間可以相互依賴，所以前面簡單的組件依賴分析已經不適用，替代的方法是基于跨組件的流程協同分析，以核心流程驅動組件間的組裝順序。
同時，對于傳統的自頂向下集成和自底向上集成方法往往都不能完全覆蓋。很多時候采用的都會是混合集成的策略。一個是為了及早的看到集成的效果我們期望從頂向下，但是卻需要大量的模擬器和stub樁模塊。另外一個是為了減少模擬器，我們從最底層向上集成，但是往往卻將風險延遲到最后發現。
4.3 測試全流程的問題
在每個組件或模塊的單元測試階段更加容易實現每日構建和持續集成，持續集成完后應該對每個獨立模塊進行詳細測試，但是測試需要依賴一定的模擬器。在集成測試環境則進入到集成流水線，集成流水線的準入應該是每個組件在單元測試環境都完全測試通過，集成流水線根據組件的集成需求來規劃具體的測試計劃和測試方案。集成測試過程仍然應該首先是冒煙測試進行準入驗證，然后是接口測試，然后是詳細功能測試，最終交付到驗收。
5.集成測試方法
5.1 非遞增式集成測試
所有軟件模塊完后單元測試后一次集成。
優點：測試過程中基本不需要設計開發測試工具。
不足：對于復雜系統，當出現問題時故障定位困難，和系統測試接近，難以體現和發揮集成測試的優勢。
5.2 遞增式集成測試
逐漸集成，由小到大，邊集成邊測試，測完一部分，再連接一部分。
在復雜系統中，劃分的軟件單元較多，通常是不會一次集成的。
軟件集成的精細度取決于集成策略。通常的做法是先模塊間的集成，再部件間的集成。
優點：測試層次清晰，出現問題能夠快速定位。
缺點：需要開發測試驅動和樁。
5.3 集成測試實現
集成測試在實現方式上和單元測試是一樣的，需要根據測試需求設計實現相應的測試驅動和測試樁，同時也可以借助一些工具進行輔助測試。
對我們的系統而言，相對于單元測試，適用的商用集成測試選擇面更窄。
實際工作中，各項目開發的模擬工具即屬于集成測試工具，但在系統化、靈活性、通用性上尚欠缺，缺乏系統全面的設計。
現有的模擬工具在測試自動化上也需改進，如實現測試數據的自動生成、測試用例的自動運行、測試結果的自動保存和比較等。
所有的軟件項目都不能擺脫系統集成這個階段。不管采用什么開發模式，具體的開發工作總得從一個一個的軟件單元做起，軟件單元只有經過集成才能形成一個有機的整體。具體的集成過程可能是顯性的也可能是隱性的。只要有集成，總是會出現一些常見問題，工程實踐中集成測試，幾乎不存在軟件單元組裝過程中不出任何問題的情況。
參考文獻
[1]李天日，林寧，高林.基于國產基礎軟件應用系統的性能測試與優化研究[J].微型機與應用，2010（11）.
[2]謝謙，高林，楊建軍.國產基礎軟件標準化與研發、測試、應用[J].信息技術與標準化，2008（06）.
【關鍵詞】集成電路 溫度測試 感應器 控制電路
在科技飛速發展的今天，半導體電子產品的集成度也在飛速提高，產品復雜程度與之前有較大的增加，所以對整個產品的設計制造和后期的封裝測試都提出了更高的要求，其中就包括了溫度測試的部分。
溫度對于電子產品的性能的影響是巨大的，根據費米能級的公式就可以看出，對于特定材料的電子半導體產品，溫度是唯一影響其器件性能的因素，所以新一代電子產品的溫度測試系統也需要改進，以滿足其測試精度的要求，從而對整個自動化溫度系統進行高精度的溫度控制，下面就將研究提出一些新的溫度測試系統及其具體的實現方案。
1 研究
對于VLSI電路來說，其電路上的芯片在工作的時候它的各部位的發熱是不均勻的，同時它的各部分對于溫度控制的要求也是不一樣的。我們在測試溫度的時候就會遇到這樣的問題，測試溫度需要在電子器件表面去分布一些熱電阻二極管來進行溫度采樣，但是前面提到由于產品的復雜性，不管在產品的哪個點去分布測試溫度的二極管，測出來的溫度都是不準確的，因為溫度測試的點是單一的，但是在進行溫度控制時，加熱冷卻的頭卻是一種面接觸的方式，所以需要采用新的溫度測試的方案來解決這一問題。
我們之前所用的熱阻二極管是將二極管的兩端接到芯片的邊緣來進行溫度的測試，這樣一來問題就出現了，首先如我們之前所提到的那樣，這樣一種方式采集溫度的方法有點單一，其次這樣附在芯片表面，所測量到的溫度本身就有很大的誤差，這邊提出兩種測試方案，首先，對于那些較為復雜的集成電路，或者本身就結構復雜及晶體管數目龐大的集成芯片來說，能不能在芯片中設置一個內建的溫度感應器，通過這個內建的溫度感應器來感應溫度，并反饋到服務器，然后進行溫度的調節控制。對于這個模塊的要求是必須是獨立完整的，并且溫度測試感應的過程必須是簡單的，也就是說就用一個較為簡化的模塊就夠了，還有非常重要的一點就是這個內建模塊占用的位置必須足夠的小，不能影響到芯片原有的性能，并且最好不要有多余的pin腳引出。
那針對這兩個想法下面進行兩個實驗，首先用原先的溫度測試二極管來進行測試，本文研究的溫度測試系統是針對高集成度，高復雜度的的器件，所以這邊所選用的芯片是一個普通的處理器芯片，用一臺ATE（Automatic Test Equipment，自動檢測設備）機器進行測試并監控溫度。根據之前的構想，選擇3個點來進行溫度檢測，第一：溫控控制頭的溫度，這個溫度是機器對電路進行溫度控制時的標準溫度；第二：芯片表面的熱阻二極管的溫度，這個溫度反應的是測試得到的實時的芯片溫度；第三：處理器中的二極管的溫度，這個溫度是由于芯片中二極管特性變化，通過計算得到的處理器內部的二極管溫度。實驗的過程也很簡單，對芯片通電，增加電壓，使得溫度上升，檢測打開測試槽（DUT）監控界面，對以上3個溫度進行實時監控。從而得到測試結果如圖1所示。
從實驗結果可以清楚的看到兩點，第一：之前用來感應溫度的熱阻二極管的溫度值與機器的熱接觸頭的值不相符，存在明顯的誤差。第二：處理器內部的溫度和熱接觸頭的溫度誤差較小。
上面的實驗中給出了2點啟發：（1）芯片內部的溫度，比附在芯片邊緣的熱阻二極管的溫度來的可靠的多。（2）如果單純的在芯片中加入內建的溫度感應器，依然存在一定的誤差，這就需要一些特別的設計。這邊提出一個想法，既然一個內建溫度感應器不夠，那就多設計幾個溫度感應器，在電路的幾個核心的部位，這樣多點采集，再進行比較，取得溫度值最高的那個，反饋到控制系統，這樣就準確許多。圖2所示的是處理器芯片內部的溫度感應器的分布示意圖，在芯片內部各個重要模塊中都有設置。
這邊同樣一個很明顯的問題就是，當我的這些感應器得到相應的各點的溫度時，怎樣對得到的每個溫度信號進行計算校準，這就需要設計一個溫度計算控制電路。
這個溫度計算電路的結構相對是比較簡單的，符合之前提出的盡量簡化系統的要求。各個模塊上的感應器得到溫度，經過邏輯控制中心轉換成數字信號然后通過一個比較器得到最大值，將信號傳輸到溫度控制中心進行控制。將整個系統實施到溫度測試系統當中之后，再對測試溫度，溫度控制頭的溫度以及得到的芯片內部二極管溫度值進行測試觀察得到如圖4所示的曲線圖：
從圖中可以清楚的看到，除了在測試的開始和結束有少許的溫度波動，整個測試過程中，感應器得到的溫度和機器的溫度控制頭的溫度是比較吻合的，所以整個設計構想也得到了驗證。
2 總結
本篇文章主要針對現在的復雜電路和器件中溫度測試較為不穩定的問題，提出了新的測試元件，測試電路的設計，結構也表明了新的方案的是有效的，但是問題依然存在，整個系統相對于之前的單一的溫度測試元件的測試方法，它的可靠性問題依然存在，后面的研究中需要針對可靠性的問題需要進行相應的改進。
參考文獻
[1] Chenyang Lu；Hongan Wang；Kottenstette， N.；Koutsoukos，X.D.；Yingming Chen；Yong Fu.Feedback Thermal Control for Real-time Systems.2010：111-120.
[2] Cui Liangyu；Gao Weiguo；Qi Xiangyang；Shen Yu；Zhang Dawei；Zhang Hongjie.The Control System Design of Thermal Experimental Platform for High-Speed Spindle Based PLC.2010：639-642.
中圖分類號：O348文獻標識碼： A
Abstract：Smoke detector is one of the most common fire detection device in building fire protection facilities. According to the fire protection regulations maintenance units must be detector function test every year, and the third party inspection, a lot of work consumed in the smoke detector test. The author puts forward the idea about the smoke fire detector test function integration, in order to solve the problem of high cost and the detector alarm performance can not be quantified.
Key Words：smoke detectortestintegration
一、前言
隨著國民經濟的不斷發展，人民生活水平的提高，國家及民眾對于消防安全日益重視，火災自動報警系統作為最為常用的早期火災預警裝置日益普及，從最新實施的《火災自動報警系統設計規范》GB50116-2013就可以看出，國家對住宅建筑火災自動報警系統的設置提出了明確的要求。感煙火災探測器作為火災自動報警系統中最為常用的報警裝置，其功能好壞直接關系到是否能夠早報警早處置，正是基于此，《火災自動報警系統施工及驗收規范》GB50166-2007明確要求每年需對所有探測器進行功能測試，另外《消防法》規定需對建筑消防設施每年至少進行一次全面檢測，即第三方消防檢測機構年檢。
二、傳統測試方式的弊端
為了檢驗感煙探測器報警功能的好壞，主要的測試方法是使用感煙探測器測試工具（俗稱煙槍）對其進行流動加煙試驗。由于感煙探測器點多面散，操作人員需要扛槍流動作業，再加上點香及煙霧加注過多后的善后處理等，消耗了維保和檢測單位的大量時間和人力、物力投入。
在傳統的加煙測試過程中，煙霧的濃度很難控制，煙霧進入探測器內部的數量更是不得而知，這就造成了有些靈敏度高的探測器幾秒鐘內就立刻報警，而有些靈敏度差的探測器就需要注煙幾分鐘后才報警，雖然都有報警功能但是顯然兩者都存在著一定的問題，前者容易受環境影響產生誤報警，而后者又不能做到火災的早期預警，關鍵因素是煙量無法準確控制，現場加煙與實驗室的標準煙室存在著很大的差別，這也是感煙探測器的報警功能參數未納入計量認證的原因之一。
另外在一些特殊場所，如中庭、高架倉庫等，點型感煙探測器安裝高度能夠達到極限高度12米，線型光束感煙探測器安裝高度可以達到20米，煙槍無法觸及，需登高作業方可進行測試，十分不便；再如一些危險場所，如變壓器室、高壓開關室等，平時人員無法進入，只能在停機的情況下才能進行測試。還有一些禁煙場所，如煤氣等易燃易爆區域、高檔賓館酒店等，傳統的加煙測試方式局限性很大。
三、感煙探測器測試功能集成化
造成目前這種現狀的主要原因是探測器生產廠家設計探測器的初衷只是為了探測火災，而沒有考慮到日后測試及維護的方便快捷。隨著人們對消防安全的日益重視，以及勞動力成本的不斷提升，亟需一種既能夠準確判斷感煙探測器報警性能又便于測試的手段。
點型感煙火災探測器是消防火災自動報警系統中使用最為廣泛的探測裝置，雖然歷經幾十年的發展，但其探測原理沒有發生實質性的改變，它是通過探測區域煙霧濃度變化影響到光線的變化，當煙霧造成的光線減弱到一定的數值后，再轉化為電信號實現報警目的的一種器件。光電探測器的響應閾值，即用減光系數m值(單位為dB/m)表示的探測器報警時刻的煙濃度，需采用實驗室方法測量確定，即在光學密度計利用光束受煙粒子作用后，光輻射能按指數規律衰減的原理測量煙濃度。減光系數用下式表示：
m=（10/d)lg(P0/P)，式中：
m―減光系數，dB/m；
d―試驗煙的光學測量長度，m；
P0―無煙時接收的輻射功率，W；
P―有煙時接收的輻射功率，W。
如果在其內部集成物理減光測試裝置和執行機構，在測試時使減光裝置動作，遮擋光源，同樣能夠啟到模擬煙霧的效果，達到測試報警功能的目的。在現場使用了一段時間后，如果在減光裝置動作后不能及時報警即可以判定該探測器的報警閾值已經達不到出廠時的最低要求，可以通過廠家提升靈敏度，或者進行清洗或更換，徹底解決了傳統的通過加煙進行探測器測試方法中的煙量無法準確控制，判斷報警時間是否及時的關鍵問題。由于目前感煙探測器在生產過程中可以設定不同的靈敏度，所以在減光裝置的選擇上應該與探測器最低靈敏度時的響應閾值相匹配，以準確判斷在最不利的情況下探測器報警功能的好壞。
對于線型光束感煙探測器以及管路采樣式吸氣感煙火災探測器測試裝置的集成同樣可以采用以上思路。前者可根據《建筑消防設施檢測技術規程》GA503-2004的測試方法，在發射器及接收器處的光路上分別安裝減光值為1.0dB和10dB的減光裝置，分別啟到測試報警及報故障的功能。而后者如果安裝高度較高不便測試的話，可以在最不利的采樣孔處安裝一根空心伴隨管便于將測試煙霧送入采用孔中。
集成電路測試貫穿在集成電路設計、芯片生產、封裝以及集成電路應用的全過程，因此，測試在集成電路生產成本中占有很大比例。而在測試過程中，測試向量的生成又是最主要和最復雜的部分，且對測試效率的要求也越來越高，這就要求有性能良好的測試系統和高效的測試算法。
一、數字集成電路測試的基本概念
根據有關數字電路的測試技術，由于系統結構取決于數字邏輯系統結構和數字電路的模型，因此測試輸入信號和觀察設備必須根據被測試系統來決定。我們將數字電路的可測性定義如下：對于數字電路系統，如果每一個輸出的完備信號都具有邏輯結構唯一的代表性，輸出完備信號集合具有邏輯結構覆蓋性，則說系統具有可測性。
二、數字集成電路測試的特點
（一）數字電路測試的可控性 系統的可靠性需要每一個完備輸入信號，都會有一個完備輸出信號相對性。也就是說，只要給定一個完備信號作為輸入，就可以預知系統在此信號激勵下的響應。換句話說，對于可控性數字電路，系統的行為完全可以通過輸入進行控制。從數字邏輯系統的分析理論可以看出，具有可控性的數字電路，由于輸入與輸出完備信號之間存在一一映射關系，因此可以根據完備信號的對應關系得到相應的邏輯。
（二）數字電路測試的可測性 數字電路的設計，是要實現相應數字邏輯系統的邏輯行為功能，為了證明數字電路的邏輯要求，就必須對數字電路進行相應的測試，通過測試結果來證明設計結果的正確性。如果一個系統在設計上屬于優秀，從理論上完成了對應數字邏輯系統的實現，但卻無法用實驗結果證明證實，則這個設計是失敗的。因此，測試對于系統設計來說是十分重要的。從另一個角度來說，測試就是指數字系統的狀態和邏輯行為能否被觀察到，同時，所有的測試結果必須能與數字電路的邏輯結構相對應。也就是說，測試的結果必須具有邏輯結構代表性和邏輯結構覆蓋性。
三、數字電路測驗的作用
與其它任何產品一樣，數字電路產出來以后要進行測試，以便確認數字電路是否滿足要求。數字電路測試至少有以下三個方面的作用：
（一）設計驗證 今天數字電路的規模已經很大，無論是從經濟的角度，還是從時間的角度，都不允許我們在一個芯片制造出來之后，才用現場試驗的方法對這個“樣機”進行測試，而必須是在計算機上用測試的方法對設計進行驗證，這樣既省錢，又省力。
（二）產品檢驗 數字電路生產中的每一個環節都可能出現錯誤，最終導致數字電路不合格。因此，在數字電路生產的全過程中均需要測試。產品只有經過嚴格的測試后才能出廠。組裝廠家對于買進來的各種數字電路或其它元件，在它們被裝入系統之前也經常進行測試。
（三）運行維護 為了保證運行中的系統能可靠地工作，必須定期或不定期地進行維護。而維護之前首先要進行測試，看看是否存在故障。如果系統存在故障，則還需要進行故障定位，至少需要知道故障出現在那一塊電路板上，以便進行維修或更換。
由此可以看出，數字電路測試貫穿在數字電路設計、制造及應用的全過程，被認為是數字電路產業中一個重要的組成部分。有人預計，到2016年，IC測試所需的費用將在設計、制造、封裝和測試總費用中占80%-90%的比例。
四、數字電路測試方法概述
（一）驗證測試 當一款新的芯片第一次被設計并生產出來時，首先要接受驗證測試。在這一階段，將會進行全面的功能測試和交流（AC）及直流（DC）參數測試。通過驗證測試，可以診斷和修改設計錯誤，測量出芯片的各種電氣參數，并開發出將在生產中使用的測試流程。
（二）生產測試 當數字電路的設計方案通過了驗證測試，進入量產階段之后，將利用前一階段調試好的流程進行生產測試。生產測試的目的就是要明確地做出被測數字電路是否通過測試的決定。因為每塊數字電路都要進行生產測試，所以降低測試成本是這一階段的首要問題。因此，生產測試所使用的測試輸入數（測試集）要盡可能的小，同時還必須有足夠高的故障覆蓋率。
（三）老化測試 每一塊通過了生產測試的數字電路并不完全相同，其中有一些可能還有這樣或那樣的問題，只是我們暫時還沒有發現，最典型的情況就是同一型號數字電路的使用壽命大不相同。老化測試為了保證產品的可靠性，通過調高供電電壓、延長測試時間、提高運行環境溫度等方式，將不合格的數字電路篩選出來。
（四）接受測試 當數字電路送到用戶手中后，用戶將進行再一次的測試。如系統集成商在組裝系統之前，會對買回來的數字電路和其它各個部件進行測試。只有確認無誤后，才能把它們裝入系統。
五、數字電路測試的設計
集成電路芯片的封裝技術已歷經了好幾代的變遷，技術指標一代比一代先進，如芯片面積與封裝面積越來越接近，適用頻率越來越高，耐溫性能越來越好，引腳數增多，引腳節距減小，可靠性提高，更加方便等等。芯片封裝形式很多，但就其與PCB的安裝方式來看主要有以下兩類封裝：通孔式封裝和表面貼裝式封裝。
通孔式封裝，是Ic的引腳通過穿孔電路板，在板的背后焊接。主要包括雙列直插式封裝(DIP)和針柵陣列封裝(PGA)。較受歡迎的表面貼裝式封裝，是將芯片載體(封裝)直接焊接在PCB上的封裝。包括：小外形封裝SOP：四方扁平封裝QFP；塑料引線芯片載體封裝PLCC：無引線陶瓷芯片載體封裝LCC：球柵陣列封裝BGA、芯片級封裝CSP等。
老化測試插座的結構
無論是通孔式封裝還是表面貼裝式封裝，生產制造過程中的老化測試都是一個重要環節，所以老化測試插座是隨著集成電路的發展而發展的。老化測試插座的結構是根據集成電路封裝結構的不同而設計的。其命名與集成電路封裝形式一致。因此，為了順應集成電路的飛速發展，一般而言，有什么樣的封裝形式就有什么樣的老化測試插座。并且由于集成電路封裝節距小、密度大，所以給老化測試插座的設計與制造帶來了很大的難度。下面對老化測試插座的結構作簡單介紹。
通孔式封裝老化測試插座
單、雙列直插式封裝老化測試插座
單、雙列直插式封裝的I／O接腳是從封裝的對邊伸延出來的，然后彎曲(見圖1)。雙列直插式封裝有塑料PDIP和陶瓷CDIP兩種，中心距為2.54mm或1.778mm，一般是8～64接腳，而塑料封裝DIP的接腳數目通?？梢远嘀?8。因為壓模和引線框的關系，令制造尺寸更大的DIP有困難，導致接腳數目局限在68以內。由于DIP接腳數目比較少，最多為68，所以DIP老化測試插座一般采用低插拔力片簧式結構(見圖2)，此結構由接觸件和絕緣安裝板組成。接觸件采用片簧式結構使封裝引線，與片簧式接觸件雙面接觸、耐磨損，并易于插拔。
雖然國內外大多數Ic生產廠家在對DIP進行老化測試時采用上述的片簧式結構，也有少數的Ic生產廠家采用手柄式老化測試插座，這種插座是零插拔力結構，設計制造難度比較大，價格也比較高，所以也有少數Ic生產廠家使用圓孔式結構(見圖3)，即裝機用DIP插座，因裝機用DIP插座插拔力小，接觸可靠，并且價格很便宜。
針柵陣列封裝(PGA)封裝老化測試插座
PGA是通孔封裝中的一種流行封裝，它是一個多層的芯片載體封裝，外形通常是正方形的，這類封裝底部焊有接腳，通常用在接腳數目超過68的超大規模IC(VLSI)上。當需要高接腳數目或低熱阻時，PGA是DIP的最佳取代封裝方式。PGA封裝的外形見圖4。
PPGA為塑料針柵陣列封裝，CPGA為陶瓷針柵陣列封裝其節距為2.54mm。而FPGA為窄節距PGA，目前接腳節距為0.80mm、0.65mm的FPGA為主流。目前國內常用的PGA封裝接腳數目從100(10×10)到441(21×21)或更多。
對于接腳數目少于100線的PGA封裝進行老化測試時，國內有一小部分生產廠家采用性價比較好、插拔力較小的圓孔插入式插座(見圖5)。而對于超過接腳數目100的，則要使用零插拔力老化測試插座。
PGA零插拔力老化測試插座的結構形式(見圖6)。使用時把這種插座的手柄輕輕抬起，PGA就可以很容易、輕松地插入插座中，然后將手柄水平放置到原處，利用插座本身的特殊結構生成的擠壓力，將PGA的接腳與插座牢牢地接觸，絕對不存在接觸不良的問題，而拆卸PGA芯片只需將插座的手柄輕輕抬起、則壓力解除，PGA芯片既可輕松取出。由于PGA零插拔力插座使用方便，接觸可靠，也常用于裝機。例如，計算機主機中的CPU就使用的是PGA零插拔力插座。
表面貼裝式封裝老化測試插座
表面貼裝式封裝形式
QFP四方扁平封裝適用于高頻和多接腳器件，四邊都有細小的
“L”字引線(見圖7)。小外形封裝(SOP)的引線與QFP方式基本相同。唯一區別是QPP一般為正方形、四邊都有引線,而SOP則是兩對邊有引線，見圖8。
QFP在電路板的占位比DIP節省一倍。外形可以是正方形或長方形，引線節距為1，27mm、lmm、0.8mm、0.65mm和0.5mm，引線數目由20-240。而SOP的引線節距最大為1.27 mm，最小為0.5mm，比DIP要小很多。到了20世紀80年代，出現的內存第二代封裝技術以TSOP為代表，它很快為業界所普遍采用，到目前為止還保持著內存封裝的主流地位。
LCC系列封裝是無引線封裝，其引線是采用特殊的工藝手段附著在陶瓷底板上的鍍金片，節距為1.27 mm，常見芯數為18、20、24、28、68等。封裝形式見圖9。
塑料有引線芯片載體(PLCC／JLCC)是TI于1980年代初期開發的，是代替無引線芯片載體的一個低成本封裝方式。PLCC是T形彎曲
(T―bend)的，那是說這封裝的接腳向內彎曲成“I”的形狀，所以有些廠家也NqJLCC或QYJ.(見圖10)。PLCC的優點是占的安裝位置更小，而且接腳受封裝保護。PLCC通常是，正方形或長方形，四邊都有接腳，節距為1.27 mm或0.65mm。引線數常見的有18、20、22、28、32、44、52、68、84。
J形引線小外形封裝(sOJ)的對邊伸延出來的，然后彎曲成“T”形(見圖11)，引線形狀與PLCC相同，不過PLCC的引線分布在四邊，其引線節距為1.27mm，常用芯數為16、20、24、26、28、32、34、40、44(節距為0.80)。
隨著集成運算放大器參數測試儀(以下簡稱運放測試儀)在國防軍工和民用領域的廣泛應用，其質量問題顯得尤為重要。傳統的運放測試儀校準方案已不能滿足國防軍工的要求，運放測試儀的校準問題面臨嚴峻的挑戰。因此，如何規范和提高運放測試儀的測試精度，保證軍用運放器件的準確性是目前應該解決的關鍵問題。
目前，國內外運放測試儀(或者模擬器件測試系統)主要存在以下幾種校準方案：校準板法、標準樣片法和標準參數模擬法。各校準方案校準項目、優缺點和相關情況的比較如表1所示。
比較以上三種方案可知，前兩種方法只是校準儀器內部使用的PMU單元、電流源、電壓源等，并不涉及到儀器本身閉環測試電路部分，局限性很大，很難保證運放測試儀的集成運放器件參數測試精度。而標準參數模擬法直接面向測試夾具，其校準方法具有一定可行性，只是在校準精度、通用性、測試自動化程度等方面需要進一步的研究。因此，通過對標準參數模擬法加以改進，對運放測試儀進行校準，開發出集成運放參數測試儀校準裝置，在參數精度和校準范圍上，能滿足國內大多數運放測試儀，在通用性上，能夠校準使用“閉環測試原理”的儀器。
系統性能要求
本課題的主要任務是通過研究國內外運放測試儀的校準方法，改進實用性較強的標準參數模擬法，用指標更高的參數標準來校準運放測試儀，實現運放測試儀的自動化校準以及校準原始記錄、校準證書的自動生成等。
表2為本課題中研制的集成運放參數測試儀校準裝置與市場上典型運放測試儀的技術指標比較情況。從表2可以看出，校準裝置技術指標可以校準市場上的典型運放測試儀。
校準裝置的硬件設計方案
校準方案覆蓋了市場上運放測試儀給出的大部分參數，其中包括輸入失調電壓、輸入失調電流、輸入偏置電流等10個參數。通過研究集成運放參數“閉環測試原理”可知：有的參數校準要用到“閉環測試回路”，有的直接接上相應的標準儀器進行測量即可實現對儀器的校準。對于用到“閉環測試回路”的幾個參數而言，主要通過補償電源裝置和模擬電源裝置來校準。運放測試儀總體校準方案如圖1所示。
1 校準電路設計
輸入失調電壓V的定義為使輸出電壓為零(或者規定值)時，兩輸入端所加的直流補償電壓。集成運放可模擬等效為輸入端有一電壓存在的理想集成運算放大器，校準原理如圖2所示。通過調節補償電源裝置給輸入一個與V。電壓等量相反的電壓V輸入就可等效為V=V1+V=0，則被測集成運放與接口電路等效為一輸入失調電壓為零的理想運算放大器。然后，調節模擬電源裝置，給定模擬標準運放輸入失調電壓參數值。通過數字多用表讀數與被校運放測試儀測試值比較，計算出誤差值，完成V參數校準。
2 單片機控制電路設計
單片機采用AT89S51，這是一個低功耗、高性能CMOS 8位單片機，片內含可反復擦寫1000次的4KB ISP(In-system programmable)Flash ROM。其采用ATMEL公司的高密度、非易失性存儲技術制造，兼容標準MCS-5 1指令系統及80C51引腳結構，集成了通用8位中央處理器和ISP Flash存儲單元。
本設計中，采用單片機控制信號繼電器來實現電路測試狀態轉換，信號繼電器選用的是HKE公司的HRS2H-S-DC5V，能夠快速完成測試狀態的轉換，只需單片機5V供電電源即可，便于完成參數的校準。此外，繼電器跳變由PNP三極管$8550來驅動完成。
3 液晶顯示電路設計
智能彩色液晶顯示器VK56B是上海廣電集團北京分公司的產品，具有體積小、功耗低、無輔射、壽命長、超薄、防振及防爆等特點。該LCD采用工業級的CPU，機內配置有二級字庫，可通過串口或三態數據總線并口接收控制命令數據，并自行對接收的命令和數據進行處理，以實時顯示用戶所要顯示的各種曲線、圖形和中西文字體。AT89S5 1與智能化液晶VK56B的接口電路如圖3所示。單片機與LED采用并行通信設計，LCD自身具有一個三態數據總線并口(并口為CMOS電平)，可以同主機進行通信。它外部有12條線同單片機相連，即DO-D7、WRCS、BUSY、INT和GND。其中，WRCS為片選信號和寫信號的邏輯或非，上升沿有效，BUSY信號為高(CMOS電平)表示忙，INT為中斷申請信號，低電平有效。
集成運放參數測試儀校準裝置軟件設計
軟件部分包括上位機軟件和下位機軟件設計。上位機軟件完成PC與單片機的通信以及校準數據處理等工作；下位機軟件即單片機源程序。本設計使用Keil C完成測試狀態的轉換、與上位機串行通信以及測試參數的實時顯示等。
1 上位機軟件設計
上位機軟件主要分為三部分：參數設置部分主要完成被校運放測試儀信息錄入，校準部分完成各參數的校準，數據處理部分完成校準證書及原始記錄的自動化報表。上位機軟件主對話框如圖4所示?！皡翟O置”部分主要完成被校運放測試儀的資料錄入；“校準”部分主要通過下位機配合完成輸入失調電壓、輸入失調電流等10個參數的校準過程；“生成校準證書”、“生成原始記錄”、“預覽校準證書”、“預覽原始記錄”主要實現校準數據的自動化處理。
2 下位機軟件設計
下位機軟件主要通過Keil C進行編寫，通過下位機軟件完成校準參數的動態顯示以及測試狀態的轉換等。其包括兩個部分，一部分是ST7920液晶驅動程序，另外一部分是單片機串口通信程序。這里簡要介紹一下VK56B液晶驅動程序的編寫。圖5是LCD的時序圖。其中，TW為WRCS信號的脈沖寬度，TSU為數據建立時間，TH為數據保持時間。這些參數的具體要求為：TW不小于16ns，TSU不小于12ns，T大于0ns，TH不小于5ns，TI不小于2us。
校準裝開發過程中需要注意的一些問題
接口電路的器件由高分辨率、高穩定、低紋波系數電源供電，接口電路的器件偏置電源采用電池供電。
校準接口電路單元中的標準電阻采用溫度系數小且準確度優于0.02％的標準電阻，然后再經加電老化進行篩選。
校準接口電路單元的輔助電路和補償網絡的制作關鍵是不能引入會對被校儀器產生噪聲，自激振蕩等的影響量。在電路板制作中，注意布線、元件排序、良好接地以及箱體的電磁屏蔽。
為保證標準參數標準不確定度，將購置國外不同型號符合要求的器件進行嚴格篩選作為驗證用標準樣片，并利用標準樣片與國內性能和穩定性好的進口、國產測量(器具)系統進行比對驗證。
測試用輔助樣管，一定要滿足表的指標規定(選用表3中輸入失調電壓、輸入失調電流、輸入偏置電流等參數允許值的輔助樣片校準被檢運放測試儀)，否則將造成測量結果的不準確。
中圖分類號：G642.423 文獻標識碼：B
文章編號：1671-489X（2015）01-0024-02
1 輔助裝備集成工具車項目的目的和意義
在比賽過程中，選手常常會遇到一些問題，比如：1）輪胎等很重的物品無法快速搬運，用老的笨重的方法，無法實現快速更換;2）工具多且較重，常常丟失找不到;3）賽場上，隊員之間聯系困難，需要保持隨時溝通聯絡;4）多種用電設備，保證供電也是個問題。
基于此，北京理工大學學生機械創新實踐中心有了做一個集成工具車的構想，其應具備以下功能：無線電聯絡（team radio），設置小功率發射基站，實現單工集群通訊，構建指揮和通訊平臺;快速卸胎，參考國外類似工具，實現同時卸除多個螺母的功能;應急供電平臺，多個電瓶組成電瓶組，以提升輸出功率，通過高效正弦波逆變器提供穩定的220伏電壓，并通過電壓轉換模塊提供多組USB 5伏輸出，必要時可以改為連續可調輸出;設置車載工具箱，隨時提供必備應急工具。
機械創新實踐中心內現常駐三個創新團體，分別是方程式賽車工作室、智能車俱樂部和節能車俱樂部，目的是通過實踐和參加汽車類創新比賽，提高學生的綜合素質。他們在各種國內外比賽中取得優異成績。
北京理工大學方程式賽車工作室，是其中成績最優秀的。在汽車類科技創新比賽中，先后在第一屆、第二屆中國大學生方程式大賽中獲得冠軍;其后分別赴日本、德國參加比賽，并取得優秀成績，創造出中國高校參賽同級別比賽的最好記錄。2012年汽油機賽車排名位列世界600余所高校的88名，是唯一進入世界前100名的中國車隊。
北京理工大學智能車隊參與了全國大學生“飛思卡爾”杯智能汽車競賽歷次比賽，在前八屆比賽中，多次獲得各組別的華北賽獎項和全國賽獎項，競賽水平位居全國高校前列?；谲囕v比賽及測試的輔助裝備集成工具項目的實現，將會幫助北京理工大學方程式賽車工作室創下更加優異的成績。
2 輔助裝備集成工具車項目的特色與創新點
其最大特點就是，將比賽過程中常用維修維護功能集成起來在一起，以提升工作效率。其實用性，在于集成多種功能，這需要進行多次反復的實驗，進行調整和改進。其新穎性，在于以最優化的組合和最人性化的設計，專門針對方程式賽車的研究和維修，可以是獨一無二的。工具車造型現代，集成車隊技術工作、工作指揮平臺、儲存零部件和運送大型裝備等功能，節省人力物力，并且占用空間少，是一個很實用的產品。而且在汽車類創新比賽中，北京理工大學是較早開始研發多功能工具車的。
3 輔助裝備集成工具車研究內容、進度計劃和研究方法
輔助裝備集成工具車的研究內容
車輛基體原理：底盤部分采用五輪結構：四個萬向輪;車底部中間安裝第五個輪，為主動輪，負責輔助動力傳輸。制動為自行車碟剎動力傳動采用帶減速器的同步電機，具有可調速功能。
無線通訊原理：以中功率對講機為基礎，安裝小型對講基站，選擇相同頻段，給賽車和隊員都配備發射接收裝置，實現車隊內部無縫溝通。
電動與電路設計：通過電瓶提供能源，用逆變器調節電壓，通過傳動裝置實現車體運動，使用同步電機來限定轉速。逆變器能提供220伏輸出，供給電腦燈設備工作，也可給其他設備充電。
快速卸胎裝置：參考國外類似工具的原理，計算扭矩，運用輪系設計改裝電鉆，使其達到同時卸除多個螺母的目的。
工具儲存：在滿足上述要求后，優化小車結構設計，充分利用空間，使隨賽車的工具盒標準件能在工具車上有更人性化的儲存空間和相應歸類。
輔助裝備集成工具車的研究計劃
第一階段：2012年9月―2013年11月，對工具車車身、結構進行設計，對方案進行修改，每周二下午組內成員進行討論以及分工進行三維建模。
第二階段：2012年11月―2013年1月，布置學生通過走訪五金市場、網上搜索、組內頭腦風暴等，對設計進行創意分析，并得出調研報告和修改紙質方案;布局構建，將多功能所需工具或部件合理設計并分布到三維模型上。
第三階段：2013年1―4月，設計傳動系統，研究“換胎槍”和無線通訊設備的原理以及對電機電瓶的有關知識的掌握，并對計劃進行一定調整;對設計進行一定程度的修改。根據各學生特點，對他們做了分工：陳智舟負責無線電設備原理的研究，葉劍輝負責“換胎槍”的設計，李益民負責傳動系統設計，許堯負責電機，李詩音負責電瓶。最后得出設計或研究報告。同時，建議他們進行深入調研，走訪宜家、朝龍五金等大型市場，對布局和多功能整合性、加工難易程度進行調研，通過及時的調研結論，修改、整合設計，得出最終設計方案。
第四階段：2013年5―6月，將車的整體加工組裝，分為車架加工、車身加工、結構部件填充和最終組裝四大部分;同時對一些細小的地方進行小修改;車的整體加工完成。
第五階段：2013年6月―2014年6月中旬，對科創項目進行實驗，分析并解決存在問題，進行總結。
車架的三維模型如圖1所示。
輔助裝備集成工具車的研究方法
首先，要求對現有工具車調研后，通過SolidWorks建立模型進行車體的大致鋼架結構設計，對ANSYS車體進行力學結構分析，選取材料，使其承載極限達到100 kg，同時保證車體結構的穩定性，在一些緊急情況下，可以運載輪胎等重物。整車布局如圖2所示。
第二，通過前期網絡創意收集和反復研討，修改鋼架設計，使其兼具加工簡易性、經濟性，并符合美學原理。
第三，重新建立三維模型，將多功能的各部分分部先置于車上，并根據使用情況調整結構布局。
第四，經過對家居市場調研，通過整合設計，修改部件和布局，讓車輛的結構設置兼備美學與簡易多功能的特點。工具車最終模型如圖3所示。
4 輔助裝備集成工具車的最終成果及驗收指標
通過一系列實驗研究和改進，最終實現：
1）制作出一臺多功能工具車，可以實現快速換胎、具有組成團體內的移動小型通訊功能、對移動設備進行充電、提供交流直流電源、實現常用工具的儲存;
2）培養三名學生，使之能夠熟練使用SolidWorks和ANSYS進行三維機械設計，將所學的知識應用于實踐，培養學生的獨立思考和熟練的實際操作能力。
中圖分類號:TN431文獻標識碼:A文章編號:1009-2374(2009)20-0035-02
在數字電路實驗室,集成塊是常見的,由于它的體積較小,性能的好壞很難判斷。因此,這里提出運用了單片機原理、C語言、通信原理、低頻電路、數字電路等基本知識,設計了一臺基于PC機的數字集成電路通用測試儀。這里主要探討硬件電路構思與設計。
該測試儀主要是運用單片機的接口與顯示程序和C語言的串行通訊程序來測試14管腳、16管腳的74Ls系列的集成塊好壞。主要用到單片機CPU集成塊89C51、驅動器集成塊164、通信集成塊232。該測試儀運用發光二極管實測燈與標準燈的發光情況相比較,來判斷其好壞。該方法簡單方便,是實驗室不可缺少的工具之一。
一、想法的來源
一塊小小的集成塊,如何才能判斷它的好壞呢?當然,有一些集成塊在工作時是可以用萬用表測量其管腳電壓來判斷它的好壞,但是比較麻煩。
“數字集成電路通用測試儀”,目的是能夠簡單而且方便地測試集成塊的好壞。它主要是運用單片機的匯編語言和C語言來編程,還要用到通信原理、數字電路等知識。
該測試儀可以單拍測試,也可以連續測試,通過串行通訊送過來的數據,用發光二極管的發光情況來判斷。用實測燈(綠色二極管)與標準燈(紅色二極管)的亮暗來比較,如果兩者發光情況一致,則表示通過,說明集成塊是好的;如果不一致,則表示通不過,說明有管腳壞了。
有了這種測試儀,我們可以很方便地判斷集成塊的好壞,減少了實驗室人員的工作量,具有很強的實用性。
二、總體設計
(一)技術指標
1.測試管腳數≤16PIN;
2.測試速度
3.測試品種可任意更換。
(二)技術要求
1.能對各種數字集成電路進行功能測試。
2.可連續測試,連續測試時,每按一次按鈕,可全部測完,發光二極管上給出合格(失敗)判斷,并將測試結果在PC機上顯示。
3.也可單拍測試,單拍測試時,每按一次按鈕,進行一個節拍的測試并在顯示器顯示節拍號。
4.通過鍵盤操作,可將盤上的品種程序調入測試儀,測試結果通過串口回送PC機,PC機在屏幕上能顯示合格管腳圖形及實測管腳圖形。
(三)硬件設計
對于生活在現代科技發達的社會技術人員來說,軟件已經成為一種時尚,有了軟件,提高了現代人生存的速度,但是,有些軟件的應用必須在硬件的基礎上才能夠使用。對硬件電路的設計不但要熟練掌握低頻電路原理、高頻電路原理、數字電路原理、還得熟練掌握電子設計自動化(EDA)的技術。
(四)軟件設計
軟件設計和硬件設計必須結合進行。在本次課題設計中,主要是運用LCAW軟件和C語言進行編程,用PROTEL軟件畫原理圖。
基于PC機的數字集成電路通用測試儀設計時所用到的元件比較多,設計時必須根據原理圖仔細安裝,熟練掌握有關軟件的使用,并且特別要注意軟、硬件的結合使用。
三、硬件電路的設計
如一般的計算機系統一樣,單片機的應用系統由硬件和軟件所組成。硬件由單片機、擴展的存儲器、輸入/輸出設備等硬部件組成的機器,軟件是各種工作程序的總稱。硬件和軟件只有緊密結合、協調一致,才能組成高性能的單片機應用系統。在系統的研制過程中,軟硬件的功能總是不斷地調整,以便于相互適應。硬件設計的任務是根據總體設計要求,在所選擇的機型的基礎上,具體確定系統中所要使用的元器件,設計出系統的電路原理圖,必要時做一些部件實驗,以驗證電路圖的正確性,以及工藝加工的設計加工、印制板的制作、樣機的組裝。
(一)硬件設計要點
一個設計確定后,經過詳細調研,可能產生多種設計方案,在眾多的設計方案中怎樣選擇?為使硬件設計盡可能合理,應重點考慮以下幾點:
1.盡可能選擇功能強的芯片,以簡化電路。
2.留有余地。在設計硬件電路時,要考慮到將來修改、擴展的方便。ROM空間、RAM空間、I/O端口,在樣機研制出來后進行現場試用時,往往會發現一些被忽略的問題,而這些問題是不能單靠軟件措施來解決的。如有些新的信號需要采集,就必須增加輸入檢測端,有些物理量需要控制,就必須增加輸出端。如果在硬件設計之初就多設計出一些I/O端口,這個問題就會迎刃而解;A/D和D/A通道和I/O端口同樣的原因留出一些A/D和D/A通道,將來可能會解決大問題。
3.以軟代硬。單片機和數字電路本質的區別就是它具有軟件系統。很多硬件電路能做到的,軟件也能做到。原則上,只要軟件能做到的就不用硬件。硬件多了不但增加成本,而且系統故障率也提高了。以軟代硬的實質是以時間代空間,軟件執行過程需要消耗時間,因此,這種代替帶來的不足就是實時性下降,在實時性不高的場合,以軟代硬是很合算的。
4.工藝設計。包括機箱、面板、配線、接插件等。必須考慮到安裝、調試、維修的方便。另外,硬件抗干擾措施也必須在硬件設計時一并考慮進去。
(二)所用芯片介紹
硬件設計的步驟中的第一步就是查找可能涉及的芯片的資料。這是一步非常重要的步驟。它是硬件電路設計正確性和可靠性的基礎。
1.89C51芯片的簡介。AT89C51是一種低功耗、高性能內含4K字節閃電存儲(Flash memory)的8位CMOS微控制器。片內閃電存儲器的程序代碼或數據可在線寫入,亦可通過常規的編程器編程。AT89C51芯片內部具有下列硬件資源:4K字節閃電存儲器,128字節RAM ,32條I/O線,兩個16位定時/計數器,五源兩級中斷結構,全雙工串行口,片內震蕩器及時鐘電路等。AT89C51片內含三個封鎖位,若封鎖位LB1已被編程,則EA引腳上的邏輯電平在芯片復位時被采樣并鎖存。但如果該器件上電時無復位,那么相應鎖存器便被初始化為隨機值,此值將保持到復位時止。片內閃電存儲器的編程,AT89C51片內存儲器售后通常處于擦除狀態,即每一地址單元內容均為FFH,人們隨時可對其編程,編程電壓有高壓12V的,也有低壓5V的低壓編程方式為在用戶系統內對AT89C51進行編程提供了方便;而高壓編程方式則與常規的閃電存儲器或EPROM編程器相兼容。
2.RS-232芯片的簡介。RS-232是美國電氣工業協會推廣使用的一種串行通信總線標準,是DCE(數據通信設備,如微機)和DTE(數據終端設備,如CRT)間傳輸串行數據的總線。TC232內部有兩個發送器和兩個接受器,還有一個電源變換器,是一種廉價RS232電平轉換器, RS232C雖共有25根信號線,但在近程通信不需要調制解調器的情況下,一般只用少量信號線。若采用直接通信,則通常只用TXD和RXD及地信號線。
3.164芯片的簡介。方式0是外接移位寄存器的工作方式,用以擴展I/O接口。輸出時將發送數據緩沖器中的內容串行地址到外部的移位寄存器,輸入時將外部移位寄存器內容移入內部的移位寄存器,然后寫入內部的接受數據緩沖器。在以方式0工作時,數據由RXD串行地輸入/輸出,TXD輸出移位脈沖,使外部的移位寄存器移位。方式0輸出時,串行口上外接74LS164串行輸入并行輸出移位寄存器的接口。TXD端輸出的移位脈沖將RXD端輸出的數據移入74LS164。CPU發送數據緩沖器SPUF寫入一個數據,就啟動串行口發送,對SBUF的寫信號在S6P2時把1寫入輸出移位寄存器的第9位,并使發送控制電路開始發送。內部的定時邏輯在對SBUF寫和SEND被激活(高電平)之間有一個完整的機器周期。在SEND有效時,輸出移位寄存器中輸出位內容送RXD端輸出,移位脈沖由TXD端輸出,它使RXD端的輸出數據移入到外部的移位寄存器。
(三)硬件電路的設計
硬件電路的設計如下圖所示:
參考文獻
[1]張友德,趙志英,涂時亮.單片微型機原理/應用與實驗[M].上海:復旦大學出版社,1996.
中圖分類號： TN964?34 文獻標識碼： A 文章編號： 1004?373X（2014）06?0122?03
Analysis of IC test principle and vector generation method
集成電路測試（IC測試）主要的目的是將合格的芯片與不合格的芯片區分開，保證產品的質量與可靠性。隨著集成電路的飛速發展，其規模越來越大，對電路的質量與可靠性要求進一步提高，集成電路的測試方法也變得越來越困難。因此，研究和發展IC測試，有著重要的意義。而測試向量作為IC測試中的重要部分，研究其生成方法也日漸重要。
1 IC測試
1.1 IC測試原理
IC測試是指依據被測器件（DUT）特點和功能，給DUT提供測試激勵（X），通過測量DUT輸出響應（Y）與期望輸出做比較，從而判斷DUT是否符合格。圖1所示為IC測試的基本原理模型。
根據器件類型，IC測試可以分為數字電路測試、模擬電路測試和混合電路測試。數字電路測試是IC測試的基礎，除少數純模擬IC如運算放大器、電壓比較器、模擬開關等之外，現代電子系統中使用的大部分IC都包含有數字信號。
數字IC測試一般有直流測試、交流測試和功能測試。
1.2 功能測試
功能測試用于驗證IC是否能完成設計所預期的工作或功能。功能測試是數字電路測試的根本，它模擬IC的實際工作狀態，輸入一系列有序或隨機組合的測試圖形，以電路規定的速率作用于被測器件，再在電路輸出端檢測輸出信號是否與預期圖形數據相符，以此判別電路功能是否正常。其關注的重點是圖形產生的速率、邊沿定時控制、輸入/輸出控制及屏蔽選擇等[1]。
功能測試分靜態功能測試和動態功能測試。靜態功能測試一般是按真值表的方法，發現固定型（Stuck?at）故障[2]。動態功能測試則以接近電路工作頻率的速度進行測試，其目的是在接近或高于器件實際工作頻率的情況下，驗證器件的功能和性能。
功能測試一般在ATE（Automatic Test Equipment）上進行，ATE測試可以根據器件在設計階段的模擬仿真波形，提供具有復雜時序的測試激勵，并對器件的輸出進行實時的采樣、比較和判斷。
1.3 交流參數測試
交流（AC）參數測試是以時間為單位驗證與時間相關的參數，實際上是對電路工作時的時間關系進行測量，測量諸如工作頻率、輸入信號輸出信號隨時間的變化關系等。常見的測量參數有上升和下降時間、傳輸延遲、建立和保持時間以及存儲時間等。交流參數最關注的是最大測試速率和重復性能，然后為準確度。
1.4 直流參數測試
直流測試是基于歐姆定律的，用來確定器件參數的穩態測試方法。它是以電壓或電流的形式驗證電氣參數。直流參數測試包括：接觸測試、漏電流測試、轉換電平測試、輸出電平測試、電源消耗測試等。
直流測試常用的測試方法有加壓測流（FVMI）和加流測壓（FIMV）[3]，測試時主要考慮測試準確度和測試效率。通過直流測試可以判明電路的質量。如通過接觸測試判別IC引腳的開路/短路情況、通過漏電測試可以從某方面反映電路的工藝質量、通過轉換電平測試驗證電路的驅動能力和抗噪聲能力。
直流測試是IC測試的基礎，是檢測電路性能和可靠性的基本判別手段。
1.5 ATE測試平臺
ATE（Automatic Test Equipment）是自動測試設備，它是一個集成電路測試系統，用來進行IC測試。一般包括計算機和軟件系統、系統總線控制系統、圖形存儲器、圖形控制器、定時發生器、精密測量單元（PMU）、可編程電源和測試臺等。
系統控制總線提供測試系統與計算機接口卡的連接。圖形控制器用來控制測試圖形的順序流向，是數字測試系統的CPU。它可以提供DUT所需電源、圖形、周期和時序、驅動電平等信息。
2 測試向量及其生成
測試向量（Test Vector）的一個基本定義是：測試向量是每個時鐘周期應用于器件管腳的用于測試或者操作的邏輯1和邏輯0數據。這一定義聽起來似乎很簡單，但在真實應用中則復雜得多。因為邏輯1和邏輯0是由帶定時特性和電平特性的波形代表的，與波形形狀、脈沖寬度、脈沖邊緣或斜率以及上升沿和下降沿的位置都有關系。
2.1 ATE測試向量
在ATE語言中，其測試向量包含了輸入激勵和預期存儲響應，通過把兩者結合形成ATE的測試圖形。這些圖形在ATE中是通過系統時鐘上升和下降沿、器件管腳對建立時間和保持時間的要求和一定的格式化方式來表示的。格式化方式一般有RZ（歸零）、RO（歸1）、NRZ（非歸零）和NRZI（非歸零反）等[4]。
圖2為RZ和R1格式化波形，圖3為NRZ和NRZI格式化波形。
RZ數據格式，在系統時鐘的起始時間T0，RZ測試波形保持為“0”，如果在該時鐘周期圖形存儲器輸出圖形數據為“1”，則在該周期的時鐘周期期間，RZ測試波形由“0”變換到“1”，時鐘結束時，RZ測試波形回到“0”。若該時鐘周期圖形存儲器輸出圖形數據為“0”，則RZ測試波形一直保持為“0”，在時鐘信號周期內不再發生變化。歸“1”格式（R1）與RZ相反。
非歸“0”（NRZ）數據格式，在系統時鐘起始時間T0，NRZ測試波形保持T0前的波形，根據本時鐘周期圖形文件存儲的圖形數據在時鐘的信號沿變化。即若圖形文件存儲數據為“1”，那么在相應時鐘邊沿，波形則變化為“1”。NRZI波形是NRZ波形的反相。
在ATE中，通過測試程序對時鐘周期、時鐘前沿、時鐘后沿和采樣時間的定義，結合圖形文件中存儲的數據，形成實際測試時所需的測試向量。
ATE測試向量與EDA設計仿真向量不同，而且不同的ATE，其向量格式也不盡相同。以JC?3165型ATE為例，其向量格式如圖4所示。
ATE向量信息以一定格式的文件保存，JC?3165向量文件為 *.MDC文件。在ATE測試中，需將*.MDC文件通過圖形文件編譯器，編譯成測試程序可識別的*.MPD文件。在測試程序中，通過裝載圖形命令裝載到程序中。
圖4 ATE測試向量格式
2.2 ATE測試向量的生成
對簡單的集成電路，如門電路，其ATE測試向量一般可以按照ATE向量格式手工完成。而對于一些集成度高，功能復雜的IC，其向量數據龐大，一般不可能依據其邏輯關系直接寫出所需測試向量，因此，有必要探尋一種方便可行的方法，完成ATE向量的生成。
在IC設計制造產業中，設計、驗證和仿真是不可分離的。其ATE測試向量生成的一種方法是，從基于EDA工具的仿真向量（包含輸入信號和期望的輸出），經過優化和轉換，形成ATE格式的測試向量。
依此，可以建立一種向量生成方法。利用EDA工具建立器件模型，通過建立一個Test bench仿真驗證平臺，對其提供測試激勵，進行仿真，驗證仿真結果，將輸入激勵和輸出響應存儲，按照ATE向量格式，生成ATE向量文件。其原理如圖5所示。
2.3 測試平臺的建立
（1） DUT模型的建立
① 164245模型：在Modelsim工具下用Verilog HDL語言[5]，建立164245模型。164245是一個雙8位雙向電平轉換器，有4個輸入控制端：1DIR，1OE，2DIR，2OE；4組8位雙向端口：② 緩沖器模型：建立一個8位緩沖器模型，用來做Test bench與164245之間的數據緩沖，通過在Test bench總調用緩沖器模塊，解決Test bench與164245模型之間的數據輸入問題。
（2） Test bench的建立
依據器件功能，建立Test bench平臺，用來輸入仿真向量。
通過Test bench 提供測試激勵，經過緩沖區接口送入DUT，觀察DUT輸出響應，如果滿足器件功能要求，則存儲數據，經過處理按照ATE圖形文件格式產生*.MDC文件；若輸出響應有誤，則返回Test bench 和DUT模型進行修正。其原理框圖可表示如圖6所示。
（3） 仿真和驗證
通過Test bench 給予相應的測試激勵進行仿真，得到預期的結果，實現了器件功能仿真，并獲得了測試圖形。圖7和圖8為部分仿真結果。
在JC?3165的*.MDC圖形文件中，對輸入引腳，用“1”和“0”表示高低電平；對輸出引腳，用“H”和“L”表示高低電平；“X”則表示不關心狀態。由于在仿真時，輸出也是“0”和“1”，因此在驗證結果正確后，對輸出結果進行了處理，分別將“0”和“1”轉換為“L”和“H”，然后放到存儲其中，最后生成*.MDC圖形文件。
3 結 論
本文在Modelsim環境下，通過Verilog HDL語言建立一個器件模型，搭建一個驗證仿真平臺，對164245進行了仿真，驗證了164245的功能，同時得到了ATE所需的圖形文件，實現了預期所要完成的任務。
隨著集成電路的發展，芯片設計水平的不斷提高，功能越來越復雜，測試圖形文件也將相當復雜且巨大，編寫出全面、有效，且基本覆蓋芯片大多數功能的測試圖形文件逐漸成為一種挑戰，在ATE上實現測試圖形自動生成已不可能。因此，有必要尋找一種能在EDA工具和ATE測試平臺之間的一種靈活通訊的方法。
目前常用的一種方法是，通過提取EDA工具產生的VCD仿真文件中的信息，轉換為ATE測試平臺所需的測試圖形文件[6]，這需要對VCD文件有一定的了解，也是進一步的工作。
參考文獻
[1] 陳明亮.數字集成電路自動測試硬件技術研究[D].成都：電子科技大學，2010.
[2] 時萬春.現代集成電路測試技術[M].北京：化學工業出版社，2006.
[3] 譚永良，伍廣鐘，崔華醒，等.自動測試設備加流測壓及加壓測流的設計[J]電子技術，2011（1）：68?69.
